스위치드 캐패시터 회로들을 위한 펌프 캐패시터 구성(PUMP CAPACITOR CONFIGURATION FOR SWITCHED CAPACITOR CIRCUITS)

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)
(11) 공개번호 10-2015-0088308
(43) 공개일자 2015년07월31일
(51) 국제특허분류(Int. Cl.)
H02M 3/07 (2006.01)
(52) CPC특허분류
H02M 3/07 (2013.01)
(21) 출원번호 10-2015-7016935
(22) 출원일자(국제) 2013년11월25일
심사청구일자 없음
(85) 번역문제출일자 2015년06월25일
(86) 국제출원번호 PCT/US2013/071569
(87) 국제공개번호 WO 2014/082025
국제공개일자 2014년05월30일
(30) 우선권주장
13/685,186 2012년11월26일 미국(US)
(71) 출원인
아크틱 샌드 테크놀로지스, 인크.
미국 02140 메사추세츠 캠브리지 스위트 705 캠브
리지파크 드라이브 150
(72) 발명자
줄리아노, 데이비드
미국 메사추세츠 02445 브루클린 파크웨이 로드
12
(74) 대리인
에스앤아이피특허법인
전체 청구항 수 : 총 44 항
(54) 발명의 명칭 스위치드 캐패시터 회로들을 위한 펌프 캐패시터 구성
(57) 요 약
캐스캐이드 멀티플라이어는 스위칭 소자들을 가진 스위치 네트워크, 위상 펌프, 및 상기 위상 펌프와 결합되고
상기 스위치 네트워크에 결합되는 펌프 캐패시터들의 네트워크를 포함한다. 상기 펌프 캐패시터들의 네트워크는
제1 및 제2 캐패시터들- 상기 제1 및 제2 캐패시터 모두는 상기 위상 펌프와 결합되는 DC인 하나의 단자를 가짐-
, 및 상기 제1 캐패시터를 통해 상기 위상 펌프와 결합되는 제3 캐패시터를 포함한다.
대 표 도
공개특허 10-2015-0088308
- 1 -
명 세 서
청구범위
청구항 1
제1 단자, 제2 단자, 및 제1 캐스캐이드 멀티플라이어(cascade multiplier)를 포함하는 장치에 있어서, 상기 제
1 캐스캐이드 멀티플라이어(cascade multiplier)는 상기 제1 및 제2 단자 사이에 결합되어 상기 제1 단자에서의
전위가 상기 제2 단자에서의 전위의 배수(multiple)가 되도록 하며,
제1 캐스캐이드 멀티플라이어(cascade multiplier)는 하나는 상기 제1 단자와 결합되고 다른 하나는 상기 제2
단자에 결합되는 스위칭 소자들의 제1 세트를 포함하며 상기 스위칭 소자들의 제1 세트는 전류가 제1 스위칭 소
자를 통해 흐르는 제1 상태와 상기 제1 스위칭 소자를 통해 전류 흐름이 억제되는 제2 상태를 갖는 제1 스위칭
소자- 여기서 상기 제1 스위칭 소자는 제1 단자와 제2 단자를 가짐-와, 전류가 제2 스위칭 소자를 통해 흐르는
제1 상태와 상기 제2 스위칭 소자를 통해 전류 흐름이 억제되는 제2 상태를 갖는 제2 스위칭 소자- 여기서 상기
제2 스위칭 소자는 제1 단자와 제2 단자를 갖고, 상기 제2 스위칭 소자의 제1 단자는 상기 제1 스위칭 소자의
제2 단자와 결합됨-와, 제1 시변(time-varying) 전위를 제공하기 위한 동작의 제1 상태와 제2 상태를 가진 제1
회로와, 제2 전위를 제공하기 위한 제2 회로와, 상기 제1 회로와 상기 스위칭 소자들의 제1 세트 사이에 결합된
제1 캐패시터 네트워크와, 상기 제2 회로와 상기 스위칭 소자들의 제1 세트 사이에 결합된 제2 캐패시터 네트워
크를 포함하되,
상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크 중 적어도 하나는 캐패시터들의 세트를 포함하고,
각 캐패시터는 제1 단자와 제2 단자를 갖고, 상기 제1 단자들은 상기 스위칭 소자들의 쌍들 사이에서 선택된 노
드들 중 대응하는 하나들과 결합되며,
상기 캐패시터들의 세트는 제1 및 제2 캐패시터들- 여기서 상기 제1 및 제2 캐패시터의 제2 단자들은 상기 제1
회로와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 제1 회로와 결합되는 제3 캐패시터를 포함하는 장치.
청구항 2
제1항에 있어서, 상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크 중 적어도 하나는 상기 제1 캐패시
터 네트워크를 포함하는 장치.
청구항 3
제1항에 있어서, 상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크 중 적어도 하나는 상기 제2 캐패시
터 네트워크를 포함하는 장치.
청구항 4
제1항에 있어서, 상기 제1 단자에서의 전압이 상기 제2 단자에서 전압의 배수(multiple)가 되도록 복수의 스위
칭 소자들로부터 선택된 스위칭 소자들이 상기 제1 및 상기 제2 상태 간 전이되어 구성된 컨트롤러를 더 포함하
는 장치.
청구항 5
제1항에 있어서, 상기 제1 스위칭 소자는 다이오드를 포함하되, 상기 다이오드는 상기 제1 상태에 위치하도록
순방향으로 바이어스되고, 상기 다이오드는 상기 제2 상태에 위치하도록 역방향으로 바이어스되는 것을 특징으
로 하는 장치.
공개특허 10-2015-0088308
- 2 -
청구항 6
제1항에 있어서, 상기 스위칭 소자는 스위치를 포함하는, 장치.
청구항 7
제1항에 있어서, 상기 제1 스위칭 소자는 트랜지스터를 포함하는, 장치.
청구항 8
제1항에 있어서, 상기 제2 회로는 제2 시변 전위를 제공하도록 구성되되, 상기 제2 시변 전위는 특정 주파수에
서 제1 상태와 제2 상태 사이에서 스위칭하는 것을 특징으로 하는 장치.
청구항 9
제8항에 있어서, 상기 제2 시변(time varying) 전위는 상기 제1 시변(time -varying) 전위와 180도 위상이 다
른 것을 특징으로 하는 장치.
청구항 10
제1항에 있어서, 상기 제2 회로는 하나의 상태를 가진 것을 특징으로 하는 장치.
청구항 11
제9항에 있어서, 상기 제2 캐패시터 네트워크는 캐패시터들의 세트를 포함하며, 각 캐패시터는 제1 단자와 제2
단자를 갖고, 상기 제1 단자들은 상기 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는 하나들에 결
합되고, 상기 캐패시터들의 세트는 제1 및 제2 캐패시터들- 여기서, 상기 제1 및 제2 캐패시터들의 제2 단자들
은 상기 제2 회로와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 제2 회로와 결합되는 제3 캐패시터를 포함하
는, 장치.
청구항 12
제1항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)는 하나는 상기 제1 단자와 결합되고 다른
하나는 상기 제2 단자와 결합되는 스위칭 소자들의 제2 세트를 더 포함하며,
상기 스위칭 소자들의 제2 세트는 전류가 제1 스위칭 소자를 통해 흐르는 제1 상태와 상기 제1 스위칭 소자를
통해 전류 흐름이 억제되는 제2 상태를 가지는 제1 스위칭 소자- 상기 제1 스위칭 소자는 제1 단자와 제2 단자
를 가짐-와, 전류가 제2 스위칭 소자를 통해 흐르는 제1 상태와 상기 제1 스위칭 소자를 통해 전류 흐름이 억제
되는 제2 상태를 가지는 제2 스위칭 소자- 상기 제2 스위칭 소자는 제1 단자와 제2 단자를 갖고, 상기 제2 스위
칭 소자의 제1 단자는 상기 제1 스위칭 소자의 제2 단자와 결합됨-와, 제3 전위를 제공하기 위하여 동작의 제1
및 제2 상태를 가진 제3 회로와, 상기 제3 회로와 상기 스위칭 소자들의 제2 세트 사이에 결합되는 제3 캐패시
터 네트워크를 더 포함하는 것을 특징으로 하는 장치.
청구항 13
제12항에 있어서, 상기 제3 캐패시터 네트워크는 캐패시터들의 세트를 포함하며, 각 캐패시터는 제1 단자와 제2
공개특허 10-2015-0088308
- 3 -
단자를 갖고, 상기 제1 단자들은 상기 스위칭 소자들의 제2 세트로부터 상기 스위치 소자들의 쌍들 사이에서 선
택된 노드들 중 대응하는 하나들에 결합되고, 상기 제3 캐패시터 네트워크로부터의 상기 캐패시터들의 세트는
제1 및 제2 캐패시터들-여기서 상기 제1 및 제2 캐패시터들의 제2 단자들은 상기 제3 회로와 DC 결합됨- 과, 상
기 제1 캐패시터를 통해 상기 제3 회로와 결합되는 제3 캐패시터를 포함하는, 장치.
청구항 14
제12항에 있어서, 상기 제1 단자에서의 전압이 상기 제2 단자에서 전압의 배수(multiple)가 되도록 상기 스위칭
소자들의 세트로부터 선택된 스위칭 소자들이 상기 제1 및 상기 제2 상태 간 전이되어 구성된 컨트롤러를 더 포
함하는 장치.
청구항 15
제12항에 있어서, 상기 제2 회로는 정전위(constant electric potential)를 제공하도록 구성된 것을 특징으로
하는 장치.
청구항 16
제12항에 있어서, 상기 제2 회로는 제2 시변 전위(time-varying)를 제공하도록 구성되되, 상기 제2 시변 전위는
특정 주파수에서 제1 값과 제2 값 사이에서 스위칭하는 것을 특징으로 하는 장치.
청구항 17
제16항에 있어서, 상기 제2 캐패시터 네트워크는 캐패시터들의 세트를 포함하며, 각 캐패시터는 제1 단자 및 제
2 단자를 갖고, 상기 제1 단자들은 상기 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는 하나들에
결합되고, 상기 캐패시터들의 세트는 제1 및 제2 캐패시터들- 여기서, 상기 제1 및 제2 캐패시터들의 제2 단자
들은 상기 제2 회로와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 제2 회로와 결합되는 제3 캐패시터를 포함
하는, 장치.
청구항 18
캐스캐이드 멀티플라이어(cascade multiplier)를 포함하는 장치에 있어서,
상기 캐스캐이드 멀티플라이어(cascade multiplier)는 스위칭 소자들을 가지는 스위치 네트워크, 위상 펌프, 및
상기 스위치 네트워크에 결합되는 제1 및 제2 캐패시터 네트워크들을 포함하고, 상기 제1 및 제2 네트워크들 중
적어도 하나는 상기 위상 펌프 및 상기 스위치 네트워크에 결합되는 펌프 캐패시터들의 네트워크를 포함하고,
상기 제1 및 제2 캐패시터 네트워크들 중 적어도 하나는 제1 및 제2 캐패시터들-상기 제1 및 제2 캐패시터들의
제2 단자들은 상기 위상 펌프와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 위상 펌프와 결합되는 제3 캐패
시터를 포함하는, 장치.
청구항 19
제18항에 있어서, 상기 제1 단자에서의 전압이 상기 제2 단자에서 전압의 배수(multiple)가 되도록 선택된 스위
칭 소자들이 상기 제1 및 상기 제2 상태 간 전이되어 구성된 컨트롤러를 더 포함하는 장치.
청구항 20
제19항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)로부터 에너지를 수신하기 위해 구성된 트
공개특허 10-2015-0088308
- 4 -
랜스시버(transceiver)를 더 포함하는, 장치.
청구항 21
제19항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)로부터 에너지를 수신하기 위해 구성된 메
모리 소자를 더 포함하는, 장치.
청구항 22
제18항에 있어서, 상기 제1 캐패시터 네트워크는 펌프 캐패시터 네트워크를 포함하는, 장치.
청구항 23
제18항에 있어서, 상기 제1 캐패시터 네트워크는 DC 캐패시터 네트워크를 포함하는, 장치.
청구항 24
제1 단자, 제2 단자, 및 상기 제1 단자와 제2 단자 사이에서 결합된 제1 캐스캐이드 멀티플라이어(cascade
multiplier)를 포함하는 장치에 있어서, 상기 제1 캐스캐이드 멀티플라이어(cascade multiplier)는
스위칭 소자들의 제1 세트,
위상 펌프,
전위를 제공하기 위한 회로,
제1 캐패시터 네트워크, 및
제2 캐패시터 네트워크를 포함하고,
상기 스위칭 소자들의 제1 세트는 상기 제1 단자와 상기 제2 단자 사이에 직렬로 연결된 스위칭 소자들의 열
(string)을 포함하고,
상기 위상 펌프는 제1 시변(time-varying) 전위를 제공하기 위한 동작의 제1 및 제2 상태들을 갖고,
상기 제1 캐패시터 네트워크는 상기 위상 펌프와 상기 스위칭 소자들의 제1 세트 사이에서 결합되고,
상기 제2 캐패시터 네트워크는 상기 회로와 상기 스위칭 소자들의 제1 세트 사이에서 결합되고,
상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크로 구성되는 상기 그룹으로부터 선택된 캐패시터들의
적어도 하나의 네트워크는 캐패시터들의 세트를 포함하되, 각 캐패시터는 제1 단자와 제2 단자를 갖고, 상기 제
1 단자는 상기 스위칭 소자들의 열(string) 내에서 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는
하나들과 DC 결합되고,
만일 상기 캐패시터들의 네트워크가 상기 제1 캐패시터 네트워크로 선택된다면, 상기 캐패시터들의 세트는 제1
및 제2 캐패시터들- 상기 제1 및 제2 캐패시터들의 제2 단자들은 노드에서 상기 위상 펌프와 결합됨-과, 상기
제1 캐패시터를 통해 상기 위상 펌프와 결합되는 제3 캐패시터를 포함하고,
만일 상기 캐패시터들의 네트워크가 상기 제2 캐패시터 네트워크로 선택된다면, 상기 캐패시터들의 세트는 제1
및 제2 캐패시터들- 상기 제1 및 제2 캐패시터들의 제2 단자들은 노드에서 상기 회로와 결합됨-과, 상기 제1 캐
패시터를 통해 상기 회로와 결합되는 제3 캐패시터를 포함하고,
상기 장치는 상기 제1 단자에서의 전압이 상기 제2 단자에서의 전압의 배수(multiple)가 되도록 상기 스위칭 소
자들의 제1 세트로부터 선택된 스위칭 소자들이 상기 제1 상태와 제2 상태 간 전이되어 상기 위상 펌프를 동기
화하도록 구성되는 컨트롤러를 더 포함하는, 장치.
공개특허 10-2015-0088308
- 5 -
청구항 25
제24항에 있어서, 상기 스위칭 소자들의 열(string)은 다이오드를 포함하는, 장치.
청구항 26
제24항에 있어서, 상기 스위칭 소자들의 열(string)은 스위치를 포함하는, 장치.
청구항 27
제24항에 있어서, 상기 스위칭 소자들의 열(string)은 트랜지스터를 포함하는, 장치.
청구항 28
제24항에 있어서, 상기 회로는 제2 시변(time-varying) 전위를 제공하도록 구성되고, 상기 제2 시변 전위는 특
정 주파수에서 제1 상태와 제2 상태 사이에서 스위칭되는 것을 특징으로 하는 장치,
청구항 29
제28항에 있어서, 상기 제2 시변(time-varying) 전위는 상기 제1 시변(time -varying) 전위와 180도 위상이 다
른 것을 특징으로 하는 장치.
청구항 30
제24항에 있어서, 상기 회로는 최대 하나의 상태를 갖는 것을 특징으로 하는 장치.
청구항 31
제24항에 있어서, 상기 제2 캐패시터 네트워크는 제1 및 제2 캐패시터들- 여기서 제1 및 제2 캐패시터들의 제2
단자들은 상기 회로와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 회로와 결합되는 제3 캐패시터를
포함하는, 장치.
청구항 32
제24항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)는
하나는 상기 제1 단자와 결합되고 다른 하나는 상기 제2 단자에 결합되는 스위칭 소자들의 제2 세트
제3 전위를 제공하기 위한 동작의 제1 및 제2 상태를 가진 부가 회로, 및
상기 부가 회로와 상기 스위칭 소자들의 제2 세트 사이에 결합된 제3 캐패시터 네트워크를 더 포함하는, 장치
청구항 33
제32항에 있어서, 상기 제3 캐패시터 네트워크는 캐패시터들의 세트를 포함하되, 각 캐패시터는 제1 단자와 제2
단자를 갖고, 상기 제1 단자는 스위칭 소자들의 상기 제2 세트에서의 스위칭 소자들의 쌍들 사이에서 선택된 노
드들 중 대응하는 하나들과 결합되고,
공개특허 10-2015-0088308
- 6 -
상기 제3 캐패시터 네트워크로부터의 상기 캐패시터들의 세트는 제1 및 제2 캐패시터들- 여기서 제1 및 제2 캐
패시터들의 제2 단자는 상기 부가 회로와 DC 결합됨-과, 상기 제1 캐패시터를 통해 상기 부가 회로와 결합되는
제3 캐패시터를 포함하는, 장치.
청구항 34
제32항에 있어서, 상기 회로는 정전위(constant electric potential)를 제공하도록 구성된 것을 특징으로 하는
장치.
청구항 35
제32항에 있어서, 상기 회로는 제2 시변(time-varying) 전위를 제공하도록 구성되되, 상기 제2 시변 전위는 특
정 주파수에서 제1 값과 제2 값 사이에서 스위칭하는 것을 특징으로 하는 장치.
청구항 36
제35항에 있어서, 상기 캐패시터들의 네트워크는 상기 제1 캐패시터 네트워크를 포함하고, 상기 제2 캐패시터
네트워크는 제1 및 제2 캐패시터들- 상기 제1 및 제2 캐패시터들의 제2 단자들은 상기 회로와 DC 결합됨- 및 상
기 제1 캐패시터를 통해 상기 회로와 결합된 제3 캐패시터를 포함하는, 장치.
청구항 37
제24항에 있어서, 상기 캐패시터들의 네트워크는 상기 제1 캐패시터 네트워크를 포함하는, 장치.
청구항 38
제24항에 있어서, 상기 캐패시터들의 네트워크는 상기 제2 캐패시터 네트워크를 포함하는, 장치.
청구항 39
제24항에 있어서, 상기 위상 펌프는 같은 위상에서 동작하는 복수의 스위치들을 포함하는, 장치
청구항 40
제1 및 제2 단자들 사이에서 연결되는 캐스캐이드 멀티플라이어(cascade multiplier)를 포함하는 장치에
있어서,
상기 캐스캐이드 멀티플라이어(cascade multiplier)는 스위칭 소자들을 가진 스위치 네트워크, 위상 펌프, 및
상기 스위치 네트워크에 결합된 제1 및 제2 캐패시터 네트워크들을 포함하되,
상기 제1 및 제2 캐패시터 네트워크들 중 적어도 하나는 상기 위상 펌프 및 상기 스위치 네트워크에 결합되는
펌프 캐패시터들의 네트워크를 포함하고,
상기 제1 및 제2 캐패시터 네트워크들 중 적어도 하나는 제1 캐패시터, 제2 캐패시터, 및 제3 캐패시터를 포함
하고,
상기 제1 캐패시터는 상기 위상 펌프의 노드와 DC 결합된 단자를 갖고, 상기 제2 캐패시터는 상기 위상 펌프의
노드와 DC 결합된 단자를 갖고, 상기 제3 캐패시터는 상기 제1 캐패시터를 통해 상기 위상 펌프와 결합되며,
상기 장치는 상기 제1 단자에서의 전압이 상기 제2 단자에서의 전압의 배수(multiple)가 되도록 선택된 스위칭
공개특허 10-2015-0088308
- 7 -
소자들이 상기 제1 및 제2 상태들 간 전이되어 상기 위상 펌프를 동기화 하도록 구성되는 컨트롤러를 더 포함하
는, 장치.
청구항 41
제 40항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)로부터 에너지를 수신하기 위해 트랜스시
버(transceiver)를 더 포함하는, 장치.
청구항 42
제 40항에 있어서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)로부터 에너지를 수신하기 위해 구성된
메모리 소자를 더 포함하는, 장치.
청구항 43
제 40항에 있어서, 상기 제1 및 제2 캐패시터 네트워크들 각각은 펌프 캐패시터 네트워크를 포함하는, 장치.
청구항 44
제 40항에 있어서, 상기 제1 캐패시터 네트워크는 DC 캐패시터들의 네트워크를 포함하는, 장치.
발명의 설명
기 술 분 야
본 출원은 2012년 11월 26 출원된 미국 출원 번호 13/685,186에 대해 우선권을 주장하며, 상기 문헌은 본원에[0001]
참조로 원용된다.
본 발명은 상이한 전압들 간에 변환을 위한 스위치드 캐패시터 컨버터들과 관련된다. [0002]
배 경 기 술
전력 컨버터들은 스위치들 및 하나 이상의 커패시터를 일반적으로 포함할 수 있다. 이러한 컨버터들은, 예를[0003]
들어, 휴대용 전자 기기 및 가전 제품에 전력을 공급하기 위해 이용된다.
스위치-모드 전력 컨버터들은 에너지 저장 소자들 (예컨대, 인덕터들 및 캐패시터들)을 스위치 네트워크를 이[0004]
용하여 상이한 전기적 구성으로 스위칭함으로써 출력 전압 또는 전류를 조정하는 특정 유형의 전력 컨버터이다.
스위치드 캐패시터 컨버터는 에너지를 전달하기 위해 주로 캐패시터들을 이용하는 스위치-모드 전력 컨버터의[0005]
일종이다. 이러한 컨버터들에서, 변환율(transformation ratio)이 증가함에 따라 캐패시터 및 스위치들의 개수
가 증가한다.
스위치 네트워크의 스위치들은 일반적으로 트랜지스터들로 구현되는 능동 디바이스들이다. 상기 스위치 네트워[0006]
크는 하나의 반도체 기판 또는 복수의 모놀리식(monolithic) 반도체 기판들 상에 집적될 수 있다. 또는, 상기
스위치 네트워크는 개별 소자들(discrete devices)을 이용하여 형성될 수 있다. 또한, 스위치는 일반적으로 큰
전류를 운반하기 때문에, 스위치는 병렬인 다수의 작은 스위치들로 구성될 수 있다.
일반적인 유형의 스위치드 캐패시터 컨버터들은 캐스캐이드 멀티플라이어(cascade multiplier) 스위치드 캐패[0007]
시터 컨버터들이다. 캐스캐이드 멀티플라이어들(cascade multipliers)(16A) 두 가지 실시예가 도 1A-1B에 도시
된다. 도 1A에 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)가 크록크로프트-월튼(Crockcoft-
Walton) 전압 멀티플라이어(multiplier)로 지칭되는 반면에 도 1B에 도시된 캐스캐이드 멀티플라이어(cascade
multiplier)(16A)는 딕슨 차지 펌프(Dickson charge pump)로 흔히 지칭된다.
도 1A에 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)로부터 입력 전압(VIN)을[0008]
공개특허 10-2015-0088308
- 8 -
수신하고, 상기 입력 전압(VIN) 의 4배인 출력 전압(VO)을 생성한다. 상기 입력 전압(VIN)이 1 볼트와 동일하다
고 가정한다면, 도 1A에 도시된 상기 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 동작은 다음과 같이
설명된다.
제1 및 제2 클럭 구간들(intervals)을 가진 클럭은 미리 정의된 주파수에서 반복되는 펌프 노드(P1)에서의 전[0009]
압을 발생시킨다. 이 클럭은 전압 소스(14)로부터 부하(18)로 전하의 이송을 제어할 책임이 있다. 이 실시예에
서, 상기 전압 소스(14)로부터의 초기 전하가 상기 부하(18)로 도달하기 위해 제1 및 제2 클럭 구간들
(intervals)이 3번 반복된다.
상기 제1 클럭 구간(interval) 동안에, 상기 펌프 노드(P1)에서의 전압은 0볼트이고, 홀수로 표시된 다이오드[0010]
들(D1, D3, D5)은 전류를 흐르게 한다(conduct). 그 결과, 전하는 전압 소스(14)에서 제1 펌프 캐패시터(CA1
1)로, 제1 DC 캐패시터(CAZ1)에서 제2 펌프 캐패시터(CA12)로, 제2 DC 캐패시터(CAZ2)에서 제3 펌프 캐패시터
(CA13)로, 제3 DC 캐패시터(CAZ3)에서 부하(18)로 전송된다.
제1 클럭 구간(interval) 다음의 제2 클럭 구간(interval) 동안에, 상기 펌프 노드(P1)에서의 전압은 1 볼트이[0011]
고, 짝수로 표시된 다이오드들(D2, D4, D6)은 전류를 흐르게 한다. 결과적으로, 전하는 제1 펌프 캐패시터
(CA11)에서 제1 DC 캐패시터(CAZ1)로, 제2 펌프 캐패시터(CA12)에서 제2 DC 캐패시터(CAZ2)로, 제3 펌프 캐패
시터(CA13)에서 제3 DC 캐패시터(CAZ3)와 부하(18)로 전송된다.
제1 스위치 노드(NA11)에서의 전압은 1 볼트와 2 볼트 사이에서 교번하고(alternate), 제2 스위치 노드(NA12)[0012]
에서의 전압은 2볼트와 3볼트 사이에서 교번하고, 제3 스위치 노드(NA13)에서의 전압은 3 볼트와 4 볼트 사이에
서 교번한다. 그 결과, 상기 펌프 캐패시터들(CA11-CA13) 각각에 걸리는 1 볼트의 차이가 있다. 한편, 제1 DC
노드(NAZ1)에서의 전압은 2볼트이고, 제2 DC 노드(NAZ2)에서의 전압은 3볼트이며, 결과적으로 각각의 DC 캐패시
터들(CAZ1-CAZ3)에 걸리는 1볼트의 차이가 발생한다.
상기 펌프 노드(P1)에서의 피크(peak) 전압이 입력 전압(VIN)이라고 가정한다면, 일반적으로, 캐스캐이드 멀티[0013]
플라이어(cascade multiplier)(16A)에서 각각의 펌프 캐패시터들(CA11-CA13)과 DC 캐패시터들(CAZ1-CAZ3)에 걸
리는 최대 전압은 입력 전압(VIN)과 동일하다.
유사하게, 도 1B에 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)으로부터 입력[0014]
전압(VIN)을 수신하고 입력 전압(VIN)의 7배인 출력 전압(VO)를 생성한다. 입력 전압(VIN)이 1볼트와 동일하다
고 가정한다면, 도 1B에 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 동작은 다음과 같이 설명
된다.
제1 클럭은 제1 펌프 노드(P1)에서의 전압을 발생시키고, 제2 클럭은 제2 펌프 노드(P2)에서의 전압을 발생시[0015]
킨다. 제1 클럭과 제2 클럭은 서로 180도 위상이 다르기 때문에 제1 클럭과 제2 클럭은 미리 정의된 주파수에서
반복되는 제1 및 제2 클럭 구간들(intervals)을 가진다. 이러한 클럭들은 전압 소스(14)에서 부하(18)로 전하의
이송을 제어할 책임이 있다. 이 실시예에서, 전압 소스(14)로부터의 초기 전하가 부하(18)로 도달하기 위해 제1
및 제2 클럭 구간(interval)이 네 번 반복된다.
제 1 클럭 구간(interval) 동안에, 제1 펌프 노드(P1)에서의 전압은 0 볼트이고, 제2 펌프 노드(P2)에서의 전[0016]
압은 1 볼트이며, 홀수로 표시된 다이오드들(D1, D3, D5, D7)은 전류를 흐르게 한다. 그 결과, 전하는 전압 소
스(14)에서 제1 펌프 캐패시터(CA11)로, 제2 펌프 캐패시터(CA21)에서 제3 펌프 캐패시터(CA12), 제4 펌프 캐패
시터(CA22)에서 제5 펌프 캐패시터(CA13)로, 제6 펌프 캐패시터(CA23)에서 부하(18)로 전송된다.
제 1 클럭 구간(interval) 다음의 제2 클럭 구간(interval) 동안에, 상기 제1 펌프 노드(P1)에서의 전압은 1[0017]
볼트이고, 제2 펌프 노드(P2)에서의 전압은 0볼트이고, 짝수로 표시된 다이오드들(D2, D4, D6)은 전류를 흐르게
한다. 결과적으로 전하는 제1 펌프 캐패시터(CA11)에서 제2 펌프 캐패시터(CA21)로, 제3 펌프 캐패시터(CA12)에
서 제4 펌프 캐패시터(CA22)로, 제5 펌프 캐패시터(CA13)에서 제6 펌프 캐패시터(CA23)로 전송된다.
제1 스위치 노드(NA11)에서의 전압은 1 볼트와 2 볼트 사이에서 교번하고(alternate), 제2 스위치 노드(NA12)[0018]
에서의 전압은 3볼트와 4볼트 사이에서 교번하고, 제3 스위치 노드(NA13)에서의 전압은 5볼트와 6볼트 사이에서
교번한다. 이것은 펌프 캐패시터들(CA11, CA21, CA12, CA22, CA13, CA23) 각각에 걸리는 1볼트, 2볼트, 3볼트,
4볼트, 5볼트, 6볼트의 차이를 발생시킨다. 결과적으로 각 펌프 캐패시터에 걸리는 상이한 전압이 있다.
상기 제1 및 제2 펌프 노드들(P1, P2)에서의 피크(peak) 전압이 입력 전압(VIN)이라고 가정한다면, 최소 전압[0019]
스트레스는 제1 펌프 캐패시터(CA11)에 걸리고 입력 전압(VIN)과 동일하다. 반면에 최대 전압 스트레스는 제6
공개특허 10-2015-0088308
- 9 -
펌프 캐패시터(CA23)에 걸리고 입력 전압(VIN)의 여섯배와 동일하다.
동일한 유형의 캐패시터가 각 캐패시터에 이용될 수 있기 때문에 캐스캐이드 멀티플라이어(cascade[0020]
multiplier)(16A)에서의 모든 캐패시터들은 동일한 전압 스트레스를 갖는 것이 바람직하다. 증가된 서플라이 체
인(supply chain)의 복잡성으로 인해 각 캐패시터에 대하여 별도 유형의 캐패시터를 선택하는 것은 일반적으로
더 많은 비용이 든다. 또한, 만일 캐스캐이드 멀티플라이어(cascade multiplier)(16A)가 모놀리식으로
(monolithically) 집적된다면, 이후 주어진 전압 정격(voltage rating)을 가진 단지 한 유형의 캐패시터를 포함
하는 것이 종종 비용면에서 더욱 효과적이다.
한편, 낮은 전압 캐패시터는 높은 전압 캐패시터보다 더 낮은 에너지를 저장한다. 예를 들어, 도 1A에서의 직[0021]
렬로 스택된 펌프 캐패시터 구성을 가진 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도 1B에서의 병
렬로 스택된 펌프 캐패시터를 가진 캐스캐이드 멀티플라이어(cascade multiplier)(16A)와 동일한 효율을 달성하
기 위해 더 많은 양의 총 캐패시턴스를 필요로 할 수 있다.
따라서, 상기 캐패시터들에 걸리는 최대 및 최소 전압 스트레스와 함께 캐패시터들 사이에 전압 스트레스의 분[0022]
포를 제어하도록 유연성을 갖는 것이 바람직하다.
발명의 내용
해결하려는 과제
본 발명은 스위치드 캐패시터에 이용되는 캐패시터 네트워크의 신규한 구성을 제공하는 데 그 목적이 있다. [0023]
과제의 해결 수단
일 측면에서, 본 발명은 제1 단자, 제2 단자, 및 상기 제1 및 제2 단자 사이에 결합되어 상기 제1 단자에서의[0024]
전위가 상기 제2 단자에서의 전위의 배수(multiple)가 되도록 하는 제1 캐스캐이드 멀티플라이어(cascade
multiplier)를 포함하는 장치를 특징으로 한다. 상기 제1 캐스캐이드 멀티플라이어(cascade multiplier)는 하나
는 상기 제1 단자와 결합되고 다른 하나는 상기 제2 단자에 결합되는 스위칭 소자들의 제1 세트를 포함한다. 상
기 스위칭 소자들의 제1 세트는 제1 및 제2 스위칭 소자들을 포함한다. 상기 제1 스위칭 소자는 제1 및 제2 단
자를 갖고, 상기 제1 스위칭 소자는 전류가 제1 스위칭 소자를 통해 흐르는 제1 상태와 상기 제1 스위칭 소자를
통해 전류 흐름이 억제되는 제2 상태를 갖는다. 상기 제2 스위칭 소자는 또한 제1 상태와 제2 상태를 갖는다.
제1 상태에서, 전류가 상기 제2 스위칭 소자를 통해 흐르고, 제2 상태에서, 상기 제2 스위칭 소자를 통해 전류
흐름이 억제된다. 상기 제1 스위칭 소자와 마찬가지로, 상기 제2 스위칭 소자는 제1 단자와 제2 단자를 갖는다.
상기 제2 스위칭 소자의 제1 단자는 상기 제1 스위칭 소자의 제2 단자와 결합된다. 상기 제1 캐스캐이드 멀티플
라이어(cascade multiplier)는 또한 제1 전위를 제공하기 위한 동작의 제1 및 제2 상태를 가지는 제1 회로와,
제2 전위를 제공하기 위한 제2 회로와, 제1 캐패시터 네트워크를 갖는다. 이 제1 캐패시터 네트워크는 상기 제1
회로와 상기 스위칭 소자들의 제1 세트 사이에 결합된다. 그것은 캐패시터들의 세트를 포함한다. 각 캐패시터는
제1 단자와 제 단자를 갖고, 상기 제1 단자들은 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는 하
나와 결합된다. 이 캐패시터들의 세트의 캐패시터들은 제1 및 제2 캐패시터- 여기서 상기 제1 및 제2 캐패시터
의 제2 단자들은 상기 제1 회로와 결합됨-와 상기 제1 캐패시터를 통해 상기 제1 회로와 결합되는 제3 캐패시터
를 포함하고, 제2 캐패시터 네트워크는 상기 상기 제2 회로와 상기 스위칭 소자들의 제1 세트 사이에 결합된 제
2 캐패시터 네트워크이다.
다른 측면에서, 본 발명은 제1 단자, 제2 단자, 및 상기 제1 및 제2 단자 사이에 결합되어 상기 제1 단자에서[0025]
의 전위가 상기 제2 단자에서의 전위의 배수(multiple)가 되도도록 하는 제1 캐스캐이드 멀티플라이어(cascade
multiplier)를 포함하는 장치를 특징으로 한다. 상기 제1 캐스캐이드 멀티플라이어(cascade multiplier)는 하나
는 상기 제1 단자와 결합되고 다른 하나는 상기 제2 단자에 결합되는 스위칭 소자들의 제1 세트를 포함한다. 상
기 스위칭 소자들의 제1 세트는 제1 및 제2 스위칭 소자를 포함한다. 상기 제1 스위칭 소자는 제1 및 제2 단자
를 갖고, 상기 제1 스위칭 소자는 전류가 제1 스위칭 소자를 통해 흐르는 제1 상태와 상기 제1 스위칭 소자를
통해 전류 흐름이 억제되는 제2 상태를 갖는다. 상기 제2 스위칭 소자는 역시 제1 및 제2 상태를 가진다. 제1
상태에서, 전류가 제2 스위칭 소자를 통해 흐르고, 제2 상태에서, 상기 제2 스위칭 소자를 통해 전류 흐름이 억
제된다. 제1 스위칭 소자와 마찬가지로, 상기 제2 스위칭 소자는 제1 및 제2 단자를 갖는다. 상기 제2 스위칭
소자의 제1 단자는 상기 제1 스위칭 소자의 제2 단자와 결합된다. 상기 제1 캐스캐이드 멀티플라이어(cascade
multiplier)는 또한 제1 전위를 제공하기 위한 동작의 제1 상태와 제2 상태를 가진 제1 회로와 제2 전위를 제공
공개특허 10-2015-0088308
- 10 -
하기 위한 제2 회로와, 제1 캐패시터 네트워크를 가진다. 상기 제1 캐패시터 네트워크는 상기 제1 회로와 상기
스위칭 소자들의 제1 세트 사이에 결합된다. 상기 제1 캐스캐이드 멀티플라이어(cascade multiplier)는 또한 상
기 제2 회로와 상기 스위칭 소자들의 제1 세트 사이에 결합된 제2 캐패시터 네트워크를 포함한다. 상기 제1 캐
패시터 네트워크와 상기 제2 캐패시터 네트워크 중 적어도 하나는 캐패시터들의 세트를 포함하고, 각 캐패시터
는 제1 단자와 제2 단자를 갖고, 상기 제1 단자들은 상기 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대
응하는 하나들과 결합된다. 상기 캐패시터들의 세트에서 상기 캐패시터들은 제1 및 제2 캐패시터-여기서 상기
제1 및 제2 캐패시터의 제2 단자들은 상기 제1 회로와 DC 결합됨-와 상기 제1 캐패시터를 통해 상기 제1 회로와
결합되는 제3 캐패시터이다.
일부 실시예들에서, 상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크 중 적어도 하나는 상기 제1 캐[0026]
패시터 네트워크이다. 그러나, 다른 실시예들에서, 상기 제1 캐패시터 네트워크와 상기 제2 캐패시터 네트워크
중 적어도 하나는 상기 제2 캐패시터 네트워크이다.
일부 실시예들에서 컨트롤러를 또한 포함한다. 상기 컨트롤러는 상기 제1 단자에서의 전압이 상기 제2 단자에[0027]
서 전압의 배수(multiple)가 되도록 복수의 스위칭 소자들로부터 선택된 스위칭 소자들이 상기 제1 및 상기 제2
상태 간 전이되어 구성된다. 이러한 구성은 컨트롤러가 지금까지 수행할 수 없었던 새로운 기능들을 제공함으로
써 상기 컨트롤러에서 물리적인 변형(physical transformation)을 초래한다. 프로그램가능한 컨트롤러의
경우에, 이 구성은 상기 컨트롤러를 재프로그래밍(reprogramming)하는 것을 포함할 수 있으므로, 상기 컨트롤러
는 효과적으로 완전히 새로운 기계가 될 수 있다.
다양한 스위칭 소자들은 다른 실시예들에 이용될 수 있다. 예를 들어, 일부 실시예들에서, 상기 제1 스위칭 소[0028]
자는 상기 제1 상태에 위치하도록 순방향으로 바이어스되고, 상기 제2 상태에 위치하도록 역 방향으로 바이어스
되는 다이오드를 포함할 수 있다. 다른 실시예에서, 그러나, 상기 제1 스위칭 소자는 스위치를 포함한다. 그리
고, 또 다른 실시예에서, 상기 제1 스위칭 소자는 트랜지스터를 포함한다. 본 발명의 실시예들은 또한 이들의
임의의 조합으로부터 선택된 스위칭 소자들을 포함할 수 있다.
일부 실시예들에서, 상기 제2 회로는 특정 또는 소정 주파수에서 제1 상태와 제2 상태 사이에서 스위칭하는 제[0029]
2 시변 전위를 제공하도록 구성될 수 있다. 실시예들은 제2 시변 전위와 상기 제1 시변 전위 사이에 다양한 위
상 차이들(phase differences)을 포함할 수 있다. 그러나, 본 발명의 특정 실시예들은 상기 제2 시변(time
varying) 전위가 상기 제1 시변(time -varying) 전위와 180도 위상이 다른 것을 포함할 수 있다. 상기 제2 캐패
시터 네트워크가 캐패시터들의 세트를 포함하는 이러한 실시예들은, 각 캐패시터는 제1 단자와 제2 단자를
갖고, 상기 제1 단자들은 상기 스위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는 하나들에 결합되고,
상기 캐패시터들의 세트는 제1 및 제2 캐패시터들- 여기서 상기 제1 및 제2 캐패시터들의 제2 단자들은 상기 제
2 회로와 DC 결합됨-과 상기 제1 캐패시터를 통해 상기 제2 회로와 결합되는 제3 캐패시터를 포함한다.
또 다른 실시예들에서, 그러나 상기 제2 회로는 하나의 캐패시터와 오직 하나의 상태를 갖는다. [0030]
다른 실시예들에서, 상기 캐스캐이드 멀티플라이어(cascade multiplier)는 하나는 상기 제1 단자와 결합되고[0031]
다른 하나는 상기 제2 단자에 결합되는 스위칭 소자들의 제2 세트를 더 포함한다. 상기 스위칭 소자들의 제2 세
트는 제1 및 제2 스위칭 소자들을 포함하고, 상기 제1 및 제2 스위칭 소자들 모두는 제1 및 제2 단자를 갖는다.
각 스위칭 소자는 제1 및 제2 상태를 갖는다. 상기 제1 상태에서, 전류는 상기 스위칭 소자를 통해 흐른다. 상
기 제2 상태에서 상기 스위칭 소자를 통해 전류 흐름이 억제된다. 상기 제2 스위칭 소자의 제1 단자는 상기 제1
스위칭 소자의 제2 단자와 결합된다. 본 실시예의 캐스캐이드 멀티플라이어는 또한 제3 전위를 제공하기 위한
제3 회로를 포함한다. 상기 제3 전위는 특정 주파수에서 제1 값과 제2 값 사이에서 전이하는 시변 전위이며, 제
3 캐패시터 네트워크는 스위칭 소자들의 제2 세트와 제3 회로 사이에 결합된다.
전술한 실시예들 중 일부에서, 상기 제3 캐패시터 네트워크는 캐패시터들의 세트를 포함하고, 각 캐패시터는[0032]
제1 단자와 제2 단자를 갖고, 상기 제1 단자는 스위칭 소자들의 제2 세트로부터 스위칭 소자들의 쌍들 사이에서
선택된 노드들 중 대응하는 하나와 결합된다. 상기 제3 캐패시터 네트워크로부터의 캐패시터들의 세트는 제1 및
제2 캐패시터- 상기 제1 및 제2 캐패시터의 제2 단자들은 상기 제3 회로와 DC 결합됨-와, 상기 제1 캐패시터를
통해 상기 제3 회로와 결합되는 제3 캐패시터를 포함한다.
실시예들 중에서 상기 제1 단자에서의 전압이 상기 제2 단자에서의 전압의 배수(multiple)가 되도록 스위칭 소[0033]
자들의 세트로부터 선택된 스위칭 소자들이 상기 제1 및 제2 상태 간 전이되어 구성되는 컨트롤러를 또한 포함
한다. 일부 실시예들에서, 상기 배수(multiple)는 정수(integer)이나, 다른 실시예들에서는 아니다.
공개특허 10-2015-0088308
- 11 -
일부 실시예들에서, 상기 제2 회로는 정전위(constant electric potential)를 제공하도록 구성된다. [0034]
다른 실시예들에서, 상기 제2 회로는 제2 시변 전위(time-varying)를 제공하도록 구성되되, 상기 제2 시변 전[0035]
위는 특정 주파수에서 제1 값과 제2 값 사이에서 스위칭한다. 이러한 실시예들 중에서, 상기 제2 캐패시터 네트
워크는 캐패시터들의 세트를 포함하며, 각 캐패시터는 제1 단자 및 제2 단자를 갖고,상기 제1 단자들은 상기 스
위칭 소자들의 쌍들 사이에서 선택된 노드들 중 대응하는 하나들에 결합되고, 상기 캐패시터들의 세트는 제1 및
제2 캐패시터- 여기서, 상기 제1 및 제2 캐패시터들의 제2 단자들은 상기 제2 회로와 DC 결합됨-와, 상기 제1
캐패시터를 통해 상기 제2 회로와 결합되는 제3 캐패시터를 포함한다.
또 다른 측면에서, 본 발명은 캐스캐이드 멀티플라이어(cascade multiplier)를 포함하는 장치를 특징으로[0036]
한다. 이러한 캐스캐이드 멀티플라이어(cascade multiplier)는 스위칭 소자들을 가지는 스위치 네트워크, 위상
펌프, 및 상기 위상 펌프 및 상기 스위치 네트워크에 결합되는 펌프 캐패시터들의 네트워크를 포함한다. 상기
펌프 캐패시터들의 네트워크는 제1 및 제2 캐패시터-상기 제1 및 제2 캐패시터들의 제2 단자들은 상기 위상 펌
프와 DC 결합됨-와, 상기 제1 캐패시터를 통해 상기 위상 펌프와 결합되는 제3 캐패시터를 포함한다.
일부 실시예들에서, 또한 상기 제1 단자에서의 전압이 상기 제2 단자에서 전압의 배수(multiple)가 되도록 선[0037]
택된 스위칭 소자들이 상기 제1 및 상기 제2 상태 간 전이되어 구성된 컨트롤러를 포함한다.
또 다른 실시예들에서, 상기 장치는 상기 캐스캐이드 멀티플라이어로부터 DC 또는 AC 전력을 수신하는 트랜시[0038]
버, 프로세서, 및 메모리 중 적어도 하나를 포함할 수 있다. 이러한 장치는 셀룰러 폰, 스마트 폰, 태플릿 컴퓨
터를 포함하는, 컴퓨터, 게임 콘솔일 수 있다.
다른 측면에서, 본 발명은 캐스캐이드 멀티플라이어(cascade multiplier)를 가지는 장치를 특징으로 한다. 상[0039]
기 캐스캐이드 멀티플라이어(cascade multiplier)는 스위칭 소자들을 가지는 스위치 네트워크, 위상 펌프, 및
상기 스위치 네트워크에 결합된 제1 및 제2 캐패시터 네트워크를 포함하며, 상기 제1 및 제2 캐패시터 네트워크
중 적어도 하나는 상기 위상 펌프 및 상기 스위치 네트워크들에 결합되는 펌프 캐패시터들의 네트워크를 포함하
고, 상기 제1 및 제2 캐패시터 네트워크 중 적어도 하나는 제1 및 제2 캐패시터-여기서 상기 제1 및 제2 캐패시
터의 제2 단자는 상기 위상 펌프와 DC 결합됨-와 상기 제1 캐패시터를 통해 상기 위상 펌프와 결합되는 제3 캐
패시터를 포함한다.
일부 실시예들에서, 상기 제1 캐패시터 네트워크는 펌프 캐패시터 네트워크이다. 다른 실시예들에서, 상기 제1[0040]
캐패시터 네트워크는 DC 캐패시터 네트워크이다.
발명의 효과
본 발명은 캐스캐이드 멀티플라이어를 구성하는 캐패시터들의 신규한 구성을 제공하는 장점이 있다. [0041]
또한, 본 발명은 캐스캐이드 멀티플라이어를 구성하는 캐패시터들에 걸리는 전압 스트레스의 분포를 제어하는[0042]
장점이 있다.
도면의 간단한 설명
본 발명에 설명되는 회로들 및 기법들의 전술한 특징들은 다음의 도면들의 설명으로부터 더욱 완전히 이해될 수[0043]
있다.
도 1A-1B는 두 개의 알려진 캐스캐이드 멀티플라이어들을 도시한다.
도 2A는 직렬 캐패시터 네트워크 구성을 도시한다.
도 2B는 병렬 캐패시터 네트워크 구성을 도시한다.
도 2C는 신규한 캐패시터 네트워크 구성을 도시한다.
도 3은 도 2C의 캐패시터 네트워크 구성을 가지는 캐스캐이드 멀티플라이어를 도시한다.
도 4A-4C는 다양한 신규한 캐패시터 네트워크 구성들을 도시한다.
공개특허 10-2015-0088308
- 12 -
도 5A는 단위상 캐스캐이드 멀티플라이어의 블록 다이어그램을 도시한다.
도 5B는 도 5A에 도시된 캐스캐이드 멀티플라이어의 특정 구현을 도시한다.
도 6A는 단위상 캐스캐이드 멀티플라이어의 다른 블록 다이어그램을 도시한다.
도 6B는 도 6A에 도시된 캐스캐이드 멀티플라이어의 특정 구현을 도시한다.
도 7A는 듀얼-위상 캐스캐이드 멀티플라이어의 블록 다이어그램을 도시한다.
도 7B는 도 7A에 도시된 캐스캐이드 멀티플라이어의 특정 구현을 도시한다.
도 8A는 듀얼-위상 캐스캐이드 멀티플라이어의 다른 블록 다이어그램을 도시한다.
도 8B는 도 8A에 도시된 캐스캐이드 멀티플라이어의 특정 구현을 도시한다.
발명을 실시하기 위한 구체적인 내용
본 발명은 캐스캐이드 멀티플라이어(cascade multiplier) 타입의 스위치드 캐패시터 컨버터 내의 캐패시터들의[0044]
전압 스트레스를 제어하는 방법을 설명한다.
캐패시터들에 걸리는 최대 및 최소 전압 스트레스와 함께 캐패시터들 사이의 전압 스트레스의 분포는 캐패시터[0045]
네트워크 구성과 캐스캐이드 멀티플라이어(cascade multiplier) 타입의 함수(function)이다. 예를 들어, 도 1A
에 도시된 직렬인 펌프 캐패시터들(CA11-CA13) 스택(stacking)은 펌프 캐패시터들(CA11-CA13) 사이에 균일하고
동일한 전압 스트레스를 발생시킨다. 반대로, 도 1B에 도시된 병렬인 펌프 캐패시터들(CA11-CA13) 스택
(stacking)은 펌프 캐패시터들(CA11-CA13) 사이에 불균일하고 동일하지 않은 전압 스트레스를 발생시킨다.
캐스캐이드 멀티플라이어들(cascade multipliers)의 여러 실시예들을 설명하기 전에, 개념 설명에서의 명확성[0046]
을 촉진하기 위한 노력으로, 참조는 때때로 본 발명에서 특정 캐스캐이드 멀티플라이어들(cascade multiplier
s)을 구성하기 위한 것으로 이해되어야 할 것이다. 이러한 참조는 단지 예시적인 것에 지나지 않으며, 제한하는
것으로 해석되어서는 안 된다는 것을 이해해야 할 것이다. 여기에서 제공된 설명을 읽은 후에, 당업자는 여기에
서 특정 캐스캐이드 멀티플라이어들(cascade multipliers)을 제공하도록 설명된 개념들을 적용하는 방법을 이해
할 것이다.
참조는 또한 특정 변환 전압 비율 뿐만 아니라 때때로 여기에서 특정의 입력 전압들 및 출력 전압들을 구성한[0047]
다는 것을 이해해야 한다. 이러한 참조들은 단지 예시적인 것이며 제한하는 것으로 해석되어서는 안된다는 것을
이해해야 한다.
참조는 또한 때때로 본 발명에서 특정 적용들을 구성할 수 있다. 이러한 참조들은 단지 예시적인 것이며 본 발[0048]
명에서 설명된 상기 특정 적용으로 개념을 제한하는 것으로 간주되지 않아야 한다.
따라서, 비록 여기에서 특정 회로들 또는 특정 적용 또는 특정 전압의 맥락으로 본 발명의 개념을 설명한다 하[0049]
더라도, 당업자는 상기 개념들이 다른 회로들 또는 적용들 또는 전압들에 동일하게 적용된다는 것을 이해할 것
이다.
본 발명에서 설명된 실시예들은 캐스캐이드 멀티플라이어(cascade multiplier) 제품군 내에서 캐패시터들은 캐[0050]
패시터들 사이에서 전압 스트레스 분포가 캐패시터들에 걸리는 최대 및 최소 전압 스트레스와 함께 제어되도록
구성될 수 있다는 인식에 적어도 부분적으로 의존할 수 있다. 이것은 직렬 캐패시터 네트워크 구성과 병렬 캐패
시터 네트워크 구성의 신규한 조합을 고안하여 달성될 수 있다.
도 1A에서, 펌프 캐패시터들(CA11-CA13)은 캐패시터 네트워크로 함께 그룹화될 수 있다. 마찬가지로, DC 캐패[0051]
시터들(CAZ1-CAZ3)은 캐패시터 네트워크로 함께 그룹화될 수 있다. 일반적으로, 캐스캐이드 멀티플라이어
(cascade multiplier)(16A)는 적어도 두 개의 캐패시터 네트워크를 포함한다. 세 개의 상이한 캐패시터 네트워
크들이 도 2A-2C에 도시된다. 각 캐패시터 네트워크는 3개의 캐패시터들(C1, C2, CT), 하단 노드(NB), 상단 노
드(NT), 및 중간 노드들(N1, N2)를 포함한다.
단어 "결합된(coupled)"의 사용은 저항, 캐패시터, 또는 스위치와 같은, 적어도 하나의 중간 소자들[0052]
(intervening elements)을 통해 결합될 수 있거나 서로 직접 접속될 수 있다는 것을 암시한다. 또한, DC 결합에
서, DC 신호가 통과하도록 허용된다.
도 2A에서, 캐패시터들은 직렬로 연결된다. 본 발명에서 이용되는 바와 같이, 직렬 캐패시터 네트워크 구성은[0053]
공개특허 10-2015-0088308
- 13 -
하단 노드(NB)와 DC 결합된 단자를 가진 하나의 캐패시터만를 포함한다. 직렬 캐패시터 네트워크 구성의 실시예
가 펌프 캐패시터들(CA11-CA13)이 펌프 노드(P1)와 직렬로 연결된, 도 1A에 도시된다.
반대로, 도 2B의 캐패시터들은 병렬로 연결된다. 본 발명에서 이용되는 바와 같이, 병렬 캐패시터 네트워크 구[0054]
성은 하단 노드(NB)와 DC 결합된 단자를 가진 캐패시터들만을 포함한다. 병렬 캐패시터 네트워크 구성의 실시예
가 펌프 캐패시터들(CA11-CA13)이 펌프 노드(P1)에 병렬로 연결되는 도 1B에 도시된다.
도 2C는 3개의 캐패시터를 가진 캐패시터 네트워크의 신규한 실시예를 도시한다. 도 2C에 도시된 실시예는 제1[0055]
중간 노드(N1)와 하단 노드(NB) 사이에 결합된 제1 캐패시터(C1), 제2 중간 노드(N2)와 하단 노드(NB) 사이에
결합된 제2 캐패시터(C2), 및 상단 노드(NT)와 제2 중간 노드(N2) 사이에 결합된 상단 캐패시터(CT)를
포함한다.
일반적으로 캐패시터 네트워크는 캐패시터들의 세트, 상단 노드(NT), 하단 노드(NB), 및 중간 노드들의 세트를[0056]
포함한다. 상단 노드(NT)는 가장 높은 전위이고, 하단 노드(NB)는 가장 낮은 전위이며, 중간 노드들은 상단 노
드(NT)의 전위와 하단 노드(NB) 사이의 전위이다. 또한, 상단 및 하단 노드(NT,NB)는 하나의 상태의 노드 또는
두 개의 상태들 사이에서 교번하는 노드들 중 어느 하나에 결합된다, 반면에 중간 노드들은 두 개의 상태를 교
번하는 노드들에 결합된다.
도 2C에서의 신규한 캐패시터 네트워크를 이용하는 캐스캐이드 멀티플라이어(cascade multiplier)(16A)가 도 3[0057]
에 도시된다. 상기 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도 1 B에서의 펌프 캐패시터들(CA11-
CA13)의 제1 세트를 도 2C에 도시된 캐패시터 네트워크로 대체하고 도 1B에서의 펌프 캐패시터들(CA21-CA23)의
제2 세트를 도 2C에 도시된 펌프 캐패세터 네트워크로 대체하여 구성된다.
도 3에 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 동작은 도 1B와 관련하여 설명된 것과 유[0058]
사하다. 펌프 캐패시터들(CA11, CA12, CA13)에 걸리는 전압 스트레스는 각각 1볼트, 3볼트, 및 2볼트이다. 유사
하게, 펌프 캐패시터들(CA21, CA22, CA23)에 걸리는 전압 스트레스는 각각, 2볼트, 4볼트 및 2볼트이다.
따라서, 도 3에서의 임의의 펌프 캐패시터에 걸리는 최대 전압 스트레스는 4볼트이다, 반대로 도 1B에서는 6볼
트이다.
많은 수의 캐패시터를 가진 3개의 추가 신규한 실시예가 도 4A-4C에 도시된다. 각 캐패시터 네트워크는 4개의[0059]
캐패시터들(C1, C2, C3,CT), 상단 노드(NT), 하단 노드(NB) 및 3개의 중간 노드들(N1-N3)를 포함한다. 또한,
중간 노드들(N1, N2, N3)과 상단 노드(NT)는 각각 캐패시터들 (C1, C2, C3, CT)의 양의 단자와 결합된다.
캐패시터 네트워크의 바람직한 실시예가 도 4A에 도시된다. 상기 캐패시터 네트워크는 제1 중간 노드(N1)와 하[0060]
단 노드(NB) 사이에 결합된 제1 캐패시터(C1), 제2 중간 노드(N2)와 하단 노드(NB) 사이에 결합된 제2 캐패시터
(C2), 제3 중간 노드(N3)와 제2 스위치 노드(N2)사이에 결합된 제3 캐패시터(C3) 및 상단 노드(NT)와 제3 중간
노드(N3) 사이에 결합된 상단 캐패시터(CT)를 포함한다.
캐패시터 네트워크의 다른 바람직한 실시예가 도 4B에 도시된다. 상기 캐패시터 네트워크는 제1 중간 노드(N[0061]
1)와 하단 노드(NB) 사이에 결합된 제1 캐패시터(C1), 제2 중간 노드(N2)와 하단 노드(NB) 사이에 결합된 제2
캐패시터(C2), 제3 중간 노드(N3)와 제2 중간 노드(N2)사이에 결합된 제3 캐패시터(C3), 및 상단 노드(NT)와 제
2 중간 노드(N2) 사이에 결합된 상단 캐패시터(CT)를 포함한다.
캐패시터 네트워크의 하나의 더욱 바람직한 실시예가 도 4C에 도시된다. 상기 캐패시터 네트워크는 제1 중간[0062]
노드(N1)와 하단 노드(NB) 사이에 결합된 제1 캐패시터(C1), 제2 중간 노드(N2)와 하단 노드(NB) 사이에 결합된
제2 캐패시터(C2), 제3 중간 노드(N3)와 제1 중간 노드(N1) 사이에 결합된 제3 캐패시터(C3), 및 상단 노드(N
T)와 제2 중간 노드(N2) 사이에 결합된 상단 캐패시터(CT)를 포함한다.
일반적으로 캐패시터 네트워크의 각 캐패시터의 양의 단자는 상단 노드(NT) 또는 중간 노드 중 어느 하나에 결[0063]
합된다. 예를 들어, 상단 캐패시터(CT)의 양의 단자는 상단 노드(NT)에 결합되고, 제1 캐패시터(C1)의 양의 단
자는 제1 중간 노드(N1)에 결합되고, 제2 캐패시터(C2)의 양의 단자는 제2 중간 노드(N2)에 결합된다, 기타 등
등. 캐패시터 네트워크에서 각 캐패시터의 음의 단자는 자신의 양의 단자보다 더 낮은 전압인 캐패시터 네트워
크 내의 임의의 다른 캐패시터 단자와 결합된다.
도 4A-4C에 도시된 3개의 이전에 설명된 바람직한 실시예들에 추가하여, 4개의 캐패시터들을 가진 신규한 캐패[0064]
시터 네트워크의 다수의 다른 가능한 구성이 있다. 캐패시터 네트워크의 가능한 구성의 개수는 N 팩토리얼
(factorial)이다, 여기서, N은 캐패시터 네트워크에서 캐패시터의 개수이다. 이것은 도 2A에 도시된 직렬 케이
공개특허 10-2015-0088308
- 14 -
스와 도 2B에 도시된 병렬 케이스를 포함한다. 따라서, 신규한 캐패시터 네트워크 구성의 개수는 N 팩토리얼
(factorial)에서 2를 뺀 것이다.
4개의 일반 캐스캐이드 멀티플라이어들(16A)가 도 5A-8A에 도시된다. 신규한 캐패시터 네트워크를 이용하는 각[0065]
일반적인 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 특정 구현은 도 5B-8B에 도시된다. 각
구현에서, 펌프 캐패시터 네트워크들(24A, 24B, 26A, 26B)은 도 2C와 도 4A-4C에 도시된 4개의 신규한 캐패시터
네트워크들 중 하나를 이용한다. 또한, 도 5B에서 DC 캐패시터 네트워크(28A)는 도 4A에 도시된 신규한 캐패시
터 네트워크를 이용한다.
하나의 종류로 도 1A에서의 회로를 포함하는 일반적인 단상(single-phasee) 캐스캐이드 멀티플라이어(cascade[0066]
multiplier)(16A)의 블록 다이어그램이 도 5A에 도시된다. 일반적인 단상(single-phasee) 캐스캐이드 멀티플라
이어(cascade multiplier)(16A)는 적어도 4개의 구성요소를 포함한다: 스위치 네트워크(22A), 펌프 캐패시터 네
트워크(24A), DC 캐패시터 네트워크(28A), 및 위상 펌프(6A1). 또한, 컨트롤러(20)는 적절한 제어 신호들을 발
생하기 위하여 이용된다.
스위치 네트워크(22A)의 입력은 전압 소스(14)에 결합되는 반면 스위치 네트워크(22A)의 출력은 부하(18)에 결[0067]
합된다. 스위치 네트워크(22A)는 직렬로 연결된 스위치들의 열(string)을 포함한다. 적어도 하나의 캐패시터는
스위치 네트워크(22A)에서 인접한 스위치들 사이의 노드와 결합된다.
펌프 캐패시터 네트워크(24A)에서, 각 펌프 캐패시터의 일면은 펌프 버스(BA1)를 통해 스위치 네트워크(22A)와[0068]
결합된다. 각 펌프 캐패시터의 다른 면은 펌프 노드(PA1)에서 위상 펌프(6A1)와 결합된다. 유사하게, DC 캐패시
터 네트워크(28A)에서, 각 DC 캐패시터의 일면은 DC 버스(BZA)를 통해 스위치 네트워크(22A)와 결합된다. DC 캐
패시터의 다른 면은 DC 전압에 결합된다. DC 전압의 하나의 편리한 선택은 캐스캐이드 멀티플라이어(cascade
multiplier)(16A)의 출력으로부터 비롯된다.
위상 펌프(6A1)는 제1 상태와 제2 상태를 갖는다. 제1 상태에서,위상 펌프(6A1)의 출력은 낮고 제2 상태에서,[0069]
위상 펌프(6A1)의 출력은 높다. 동작 동안에, 위상 펌프(6A1)는 특정 주파수에서 제1 상태와 제2 상태 사이에서
순환한다(cycle).
펌프 캐패시터 네트워크(24A)가 위상 펌프 (6A1)에 의해 반복적으로 충전되고 방전됨에 따라 전하의 패키지들[0070]
이 스위치 네트워크(22A)를 따라서 왕복이동(shuttled)되도록, 스위치 네트워크(22A)와 위상 펌프(6A1)는 동기
화된다. 전하는 펌프 캐패시터 네트워크(24A)와 DC 캐패시터 네트워크(28A) 사이에서 앞뒤로 전송된다. 상기 전
압 소스(14)로부터의 초기 전하가 부하(18)로 도달되기 위해 복수의 사이클(cycles)이 소요된다. 펌프 캐패시터
네트워크(24A)는 전압 변환(transformation)을 제공하며, 반면에 DC 캐패시터 네트워크(28A)는 펌프 캐패시터
네트워크(24A)를 위한 중간 저장소(storage)의 역할을 한다.
도 5A에 도시된 일반적인 단상(single-phasee) 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도 1A에[0071]
서의 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 일반화이다. 도 5A의 각 구성요소는 도 1A의 대응
(counterpart)에 해당한다. 도 5A에서 스위치 네트워크(22A)는 도 1A에서 다이오드들(D1-D6)의 직렬 연결에 해
당한다. 도 5A에서 펌프 캐패시터 네트워크(24A)는 도 1A에서 펌프 캐패시터들(CA11-CA13)의 직렬 구성에 해당
한다. 도 5A에서 DC 캐패시터 네트워크(28A)는 도 1A에서 DC 캐패시터들(CZ1-CZ3)의 직렬 구성에 해당한다. 또
한, 도 5A에서 위상 펌프(6A1)는 도 1A에 도시되지 않았다.
도 1A에서 다이오드들(D1-D6)은 다음과 같은 상황에서 스위치들로 대체될 수 있다. 스위치들은 그들의 대응하[0072]
는 다이오드들이 허용된 전류를 흐르게 할때 턴온되고 그들의 대응하는 다이오드들이 전류 흐름을 억제할 때 턴
오프된다. 여기에서 이용되는 바와 같이, 전류의 억제는 전류의 흐름이 제거되거나(eliminated) 약화되는
(attenuated) 것을 의미한다.
도　5B는 도 5A에서의 더욱 일반적으로 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 신규한[0073]
구현이다. 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)로부터 입력 전압(VIN)을 수신하
고 입력 전압(VIN)의 1/5인 출력 전압(VO)을 생성한다. 펌프 캐패시터 네트워크(24A)와 DC 캐패시터 네트워크
(28A)는 도 4A에 도시된 캐패시터 네트워크 구성을 이용한다. 상기 펌프 캐패시터 네트워크(24A)는 전압 변환
(transformation)을 제공해야 할 제1, 제2, 제3, 및 제4 펌프 캐패시터들(CA11, CA12, CA13, CA14)을
포함한다. 반대로, DC 캐패시터 네트워크(28A)는 DC 전압 레벨들을 생성해야 할 제1, 제2, 제3, 및 제4 DC 캐패
시터들(CAZ1, CAZ2, CAZ3, CAZ4)을 포함한다.
스위치 네트워크(22A)와 위상 펌프(6A1)에서 모든 디바이스들은 스위치들을 이용하여 구현된다. 위상 펌프[0074]
공개특허 10-2015-0088308
- 15 -
(6A1)는 특정 주파수에서 제1 구간(interval)과 제2 구간(interval) 사이를 순환한다(cycle). 제1 구간
(interval) 동안 펌프 노드(PA1)에서의 전압은 접지(ground)이다. 반대로, 제2 구간(interval) 동안 펌프 노드
(PA1)에서의 전압은 출력 전압(VO)이다.
입력 전압(VIN)이 5 볼트와 동일하다고 가정하면, 회로의 동작은 다음과 같다. 제1 구간(interval) 동안에,[0075]
"1"로 라벨링된 스위치들은 폐쇄되고, "2"로 라벨링된 스위치들은 개방되고, 펌프 노드(PA1)에서의 전압은 0볼
트이다. 그 결과, DC 캐패시터들(CAZ1-CAZ4)이 충전되는 반면에 펌프 캐패시터들(CA11-CA14)은 방전된다.
제1 구간(interval) 다음의 제2 구간(interval) 동안에, "1"로 라벨링된 스위치들은 개방되고, "2"로 라벨링된[0076]
스위치들은 폐쇄되며, 펌프 노드(PA1)에서의 전압은 1볼트이다. 따라서, DC 캐패시터들(CAZ1-CAZ4)이 방전되는
반면에 펌프 캐패시터들(CA11-CA14)은 충전된다.
제2 펌프 캐패시터(CA12)와 제2 DC 캐패시터(CAZ2)에 걸리는 전압 스트레스는 2볼트인 반면에 나머지 캐패시터[0077]
각각에 걸리는 전압 스트레스는 1볼트이다. 따라서, 최대 전압 스트레스는 펌프 캐패시터들(CA11-CA14)과 DC 캐
패시터들(CAZ1-CAZ4) 사이에서 전압 스트레스의 상당히 균일한 분포를 가진 2볼트이다.
다른 일반적인 단위상(single-phase) 캐스캐이드 멀티플라이어(cascade multiplier)(16)의 블록 다이어그램이[0078]
도 5A에서의 DC 캐패시터 네트워크(28A)를 도 6A에 도시된 바와 같이 제2 펌프 캐패시터 네트워크(26A)와 제2
위상 펌프(6A2)로 대체하여 구성된다. 제2 펌프 캐패시터 네트워크(26A)와 제2 위상 펌프(6A2)에 추가하여, 그
결과인 일반적인 단위상(single-phase) 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 스위치 네트워크
(22A), 제1 펌프 캐패시터 네트워크(24A), 및 제1 위상 펌프(6A1)을 포함한다. 또한, 컨트롤러(20)는 적절한 제
어 신호들을 발생시키기 위해 이용될 수 있다.
스위치 네트워크(22A)의 출력이 부하(18)에 결합되는 반면에 스위치 네트워크(22A)의 입력은 전압 소스(14)에[0079]
결합된다. 스위치 네트워크(22A)는 직렬로 연결된 스위치들의 열(string)을 포함한다. 적어도 하나의 캐패시터
는 스위치 네트워크(22A)에 인접한 스위치들 사이에서 노드와 결합된다.
제1 펌프 캐패시터 네트워크(24A)에서, 각 펌프 캐패시터의 일면은 제1 펌프 버스 (BA1)를 통해 스위치 네트워[0080]
크(22A)와 결합된다. 제1 펌프 캐패시터 네트워크(24A)에서 각 펌프 캐패시터의 다른 면은 제1 펌프 노드(PA1)
에서의 제1 위상 펌프(6A1)와 결합된다. 유사하게, 제2 펌프 캐패시터 네트워크(26A)에서, 각 펌프 캐패시터의
일면은 제2 펌프 버스(BA2)를 통해 스위치 네트워크(22A)와 결합된다. 제2 펌프 캐패시터 네트워크(26A)에서 각
펌프 캐패시터의 다른 면은 제2 펌프 노드(PA2)에서의 제2 위상 펌프(6A2)와 결합된다.
제1 및 제2 위상 펌프(6A1, 6A2)는 제1 상태와 제2 상태를 갖는다. 제1 상태에서, 제1 위상 펌프(6A1)의 출력[0081]
은 낮고, 제2 위상 펌프(6A2)의 출력은 높다. 제2 상태에서, 제1 위상 펌프(6A1)의 출력은 높고 제2 위상 펌프
(6A2)의 출력은 낮다. 동작 동안에, 위상 펌프들(6A1, 6A2)은 특정 주파수에서 제1 상태와 제2 상태 사이에서
순환한다(cycle).
제1 및 제2 펌프 캐패시터 네트워크들(24A,26A)이 각각 제1 및 제2 위상 펌프들(6A1, 6A2)에 의해 반복적으로[0082]
충전되고 방전됨에 따라 전하의 패키지들이 스위치 네트워크(22A)를 따라서 왕복이동(shuttled)되도록, 스위치
네트워크(22A), 제1 위상 펌프(6A1) 및 제2 위상 펌프(6A2)는 동기화된다. 전하들은 제1 펌프 캐패시터 네트워
크(24A)와 제2 펌프 캐패시터 네트워크(26A) 사이에서 앞뒤로 전송된다. 전압 소스(14)로부터의 초기 전하가 부
하(18)로 도달되기 위해 복수의 사이클(cycle)이 소요된다.
도 6A에 도시된 일반적인 단위상(single-phase) 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도 1B[0083]
에서 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 일반화이다. 도 6A의 각 구성요소는 도 1B의 대응
(counterpart)에 해당한다. 도 6A에서 스위치 네트워크(22A)는 도 1B에서 다이오드들(D1-D7)의 직렬 연결에 해
당한다. 도 6A에서 제1 펌프 캐패시터 네트워크(24A)는 도 1B에서 펌프 캐패시터들(CA11-CA13)의 병렬 구성에
해당한다. 도 6A에서 제2 펌프 캐패시터 네트워크(26A)는 도 1B에서 펌프 캐패시터들(CA21-CA23)의 병렬 구성에
해당한다. 마지막으로, 도 6A에서 제1 및 제2 위상 펌프들(6A1, 6A2)는 도 1A에 도시되지 않았다.
도 1B에서 다이오드들(D1-D7)은 스위치들의 특정 구현들이다. 다이오드는 스위치와 같이, 온(on)- 상태와 오프[0084]
(off)- 상태를 갖는다. 더욱 일반적인 표현을 제공하기 위해서, 도 1B에 도시된 다이오드들(D1-D7)은 스위치들
로 대체될 수 있다. 각 스위치는 캐스캐이드 멀티플라이어(cascade multiplier)(16A)가 동작하도록 적절하게 제
어되어야 한다.
도 6B는 도 6A의 더욱 일반적으로 도시된 캐스캐이드 멀티플라이어(cascade multiplier)(16A)의 신규한 구현이[0085]
공개특허 10-2015-0088308
- 16 -
다. 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)로부터 입력 전압(VIN)을 수신하고 입
력 전압(VIN)의 1/8인 출력 전압(VO)을 생성한다. 제1 펌프 캐패시터 네트워크(24A)는 도 4C에 도시된 캐패시터
네트워크 구성을 이용하는 반면에 제2 펌프 캐패시터 네트워크(26A)는 도 2C에 도시된 캐패시터 네트워크 구성
을 이용한다. 제1 펌프 캐패시터 네트워크(24A)는 제1, 제2, 제3, 및 제4 펌프 캐패시터들(CA11, CA12, CA13,
CA14)를 포함한다. 마찬가지로, 제2 펌프 캐패시터 네트워크(26A)는 제5, 제6, 및 제7 펌프 캐패시터들(CA21,
CA22, CA23)를 포함한다.
스위치 네트워크(22A), 제1 위상 펌프(6A1), 및 제2 위상 펌프(6A2)에서의 모든 디바이스들은 스위치들을 이용[0086]
하여 구현된다. 제1 및 제2 위상 펌프들(6A1, 6A2)는 특정 주파수에서 제1 구간(interval)과 제2 구간
(interval) 사이를 순환한다(cycle). 제1 구간(interval) 동안 제1 펌프 노드(PA1)에서의 전압은 접지(groun
d)이고, 제2 펌프 노드(PA2)에서의 전압은 출력 전압(VO)이다. 반대로, 제2 구간(interval) 동안, 제1 펌프 노
드(PA1)에서의 전압은 출력 전압(VO)이고 제2 펌프 노드(PA2)에서의 전압은 접지(ground)이다.
입력 전압(VIN)이 8볼트와 동일하다고 가정하면, 회로의 동작은 다음과 같다. 제1 구간(interval) 동안, "1"로[0087]
라벨링된 스위치들은 폐쇄되고, "2"로 라벨링된 스위치들은 개방되고, 제1 펌프 노드(PA1)에서의 전압은 0볼트
이고, 제2 펌프 노드(PA2)에서의 전압은 1볼트이다. 그 결과, 펌프 캐패시터들(CA21-CA23)이 충전되는 반면에
펌프 캐패시터들(CA11-CA14)은 방전된다.
제1 구간(interval) 다음의 제2 구간(interval) 동안에, "1"로 라벨링된 스위치들은 개방되고, "2"로 라벨링된[0088]
스위치들은 폐쇄되며, 제1 노드(PA1)에서의 전압은 1볼트이고, 제2 노드(PA2)에서의 전압은 0볼트이다. 따라서,
펌프 캐패시터들(CA21-CA23)이 방전되는 반면에 펌프 캐패시터들(CA11-CA14)은 충전된다.
제1, 제2, 제5, 및 제7 펌프 캐패시터들(CA11, CA12, CA21, CA23)에 걸리는 전압 스트레스는 각각 1볼트, 3볼[0089]
트, 2볼트 및 2볼트이다. 반면에 각 남은 펌프 캐패시터에 걸리는 전압 스트레스는 4볼트이다. 따라서, 최대 전
압 스트레스는 펌프 캐패시터들 사이에서 전압 스트레스의 적절한 분배를 가진 4볼트이다.
도 5A, 6A에 도시된 단위상(single-phase) 캐스캐이드 멀티플라이어들(cascade multipliers)(16)에서 전압 소[0090]
스(14)가 부하(18)와 결합되지 않는 시간의 구간들이 있다. 그러나, 만일 두 개의 캐스캐이드 멀티플라이어들
(cascade multiplier)(16)가 병렬이고 180도 위상이 다르게 동작한다면, 이후 전압 소스(14)는 임의의 주어진
시간에서 항상 부하(18)와 결합될 것이다. 이 구성은 2상(two-phase) 또는 듀얼-위상(dual-phase) 캐스캐이드
멀티플라이어(cascade multiplier)(16)로 지칭된다.
도 5A의 일반적인 단위상(single-phase) 캐스캐이드 멀티플라이어(cascade multiplier)(16A)에 기초하여, 일[0091]
반적인 듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도　7A에 도시된 바와 같이 구성될 수
있다. 일반적인 듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 제1 스위치 네트워크(22A), 제
2 스위치 네트워크(22B), 제1 펌프 캐패시터 네트워크(24A), 제2 펌프 캐패시터 네트워크(24B), 제1 위상 펌프
(6A1), 제2 위상 펌프 (6B2), 제1 DC 캐패시터 네트워크(28A), 및 제2 DC 캐패시터 네트워크(28B)를 포함한다.
또한, 컨트롤러(20)는 적절한 제어 신호들을 발생시키기 위해 이용될 수 있다.
제1 펌프 캐패시터 네트워크(24A)는 제1 펌프 노드(PA1)에서 제1 위상 펌프(6A1)와 결합되고, 제1 펌프 버스[0092]
(BA1)를 통해 제1 스위치 네트워크(22A)와 결합된다. 유사하게, 제2 펌프 캐패시터 네트워크(24B)는 제2 펌프
노드(PB2)에서 제2 위상 펌프(6B2)와 결합되고, 제2 펌프 버스(BB2)를 통해 제2 스위치 네트워크(22B)와 결합된
다. 또한, 제1 DC 캐패시터 네트워크(28A)는 제1 DC 버스(BAZ)를 통해 제1 스위치 네트워크(22A)와 결합되고 제
1 DC 전압과 결합된다. 한편, 제2 DC 캐패시터 네트워크(28B)는 제2 DC 버스(BBZ)를 통해 제2 스위치 네트워크
(22B)와 결합되고 제2 DC 전압과 결합된다. 이전과 마찬가지로, 제1 및/또는 제2 DC 전압의 하나의 편리한 선택
은 캐스캐이드 멀티플라이어(cascade multiplier)(16A)에서 비롯된다.
제1 위상 펌프(6A1)의 출력은 제1 펌프 노드(PA1)에서 제공되고 제2 위상 펌프(6B2)의 출력은 제2 펌프 노드[0093]
(PB2)에서 제공된다. 제1 펌프 노드(PA1)에서의 신호와 제2 펌프 노드(PB2)에서의 신호는 180도 위상이 다르다.
따라서, 제1 펌프 노드(PA1)가 높을때마다 제2 펌프 노드(PB2)는 낮고, 그 역도 마찬가지이다.
도　7B는 도　4B에 도시된 캐패시터 네트워크 구성을 이용하는 도 7A에 도시된 일반적인 듀얼-위상 캐스캐이드[0094]
멀티플라이어(cascade multiplier)(16A)의 신규한 구현이다. 제1 펌프 캐패시터 네트워크(24A)는 제1, 제2, 제
3, 및 제4 펌프 캐패시터들(CA11, CA12, CA13, CA14)를 포함한다. 마찬가지로, 제2 펌프 캐패시터 네트워크
(24B)는 제5, 제6, 제7, 및 제8 펌프 캐패시터들(CB11, CB12, CB13, CB14)을 포함한다.
도 7A에서 제1 및 제2 DC 캐패시터 네트워크들(28A, 28B)은 만일 제1 및 제2 DC 캐패시터 네트워크들(28A,[0095]
공개특허 10-2015-0088308
- 17 -
28B) 내부에 대응하는 DC 캐패시터들에 걸리는 전압이 동일한 DC 값이라면, 병합될(merged)수 있다. 따라서, 도
7A에서 제1 및 제2 DC 캐패시터 네트워크들(28A, 28B)은 도 7B에서 제3 DC 캐패시터 네트워크(28AB)로
대체된다.상기 제3 DC 캐패시터 네트워크(28AB)는 제1, 제2, 및 제3 DC 캐패시터들(CZ1, CZ2, CZ3)을 포함한다.
제1 및 제2 DC 캐패시터 네트워크들(28A, 28B)과 유사하게, 상기 제3 DC 캐패시터 네트워크 (28AB)는 DC 전압
레벨들을 생성한다.
듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)로부터 입력 전압(VIN)을 수신[0096]
하고 입력 전압(VIN)의 1/5인 출력 전압(VO)를 유지한다. 제1 스위치 네트워크(22A), 제2 스위치 네트워크
(22B), 제1 위상 펌프　(6A1), 및 제2 위상 펌프(6B2)에서의 모든 디바이스들은 스위치들을 이용하여 구현된다.
제1 및 제2 위상 펌프들(6A1,6B2)은 특정 주파수에서 반복되는 제1 및 제2 구간(interval)을 가진 전압을 제공
하기 위해 접지(ground)와 출력 전압(VO)을 이용한다.
입력 전압(VIN)이 5볼트와 동일하다고 가정한다면, 회로의 동작은 다음과 같다. 제1 구간(interval) 동안, "[0097]
1"로 라벨링된 스위치들은 폐쇄되고, "2"로 라벨링된 스위치들은 개방되며, 제1 펌프 노드(PA1)에서의 전압은 0
볼트이고, 제2 펌프 노드(PB2)에서의 전압은 1볼트이다. 그 결과, 펌프 캐패시터들(CB11-CB14)이 충전되는 반면
에 펌프 캐패시터들 (CA11-CA14)은 방전된다. 제1, 제2, 제3, 및 제4 펌프캐패시터들(CA11, CA12, CA13, CA1
4)의 방전 전류들은, 각각 제5, 제6, 제7, 및 제8 펌프캐패시터들(CB11, CB12, CB13, CB14)의 충전 전류들과
일치하기 때문에 이상적으로, DC캐패시터들(CZ1-CZ3)은 충전되거나 방전되지 않는다.
제1 구간(interval) 다음의 제2 구간(interval) 동안, "1"로 라벨링된 스위치들은 개방되고, "2"로 라벨링된[0098]
스위치들은 폐쇄되고, 제1 펌프 노드(PA1)에서의 전압은 1볼트이고, 제2 펌프 노드 (PB2)에서의 전압은 0볼트이
다. 따라서, 펌프 캐패시터들(CB11-CB14)이 방전되는 반면에 펌프 캐패시터들(CA11-CA14)은 충전된다. 제1, 제
2, 제3, 및 제4 펌프캐패시터들(CA11, CA12, CA13, CA14)의 충전 전류는, 각각 제5, 제6, 제7, 및 제8 펌프 캐
패시터들(CB11, CB12, CB13, CB14)의 방전 전류와 일치하기 때문에 이상적으로, DC캐패시터들(CZ1-CZ3)은 충전
되거나 방전되지 않는다.
제1, 제3, 제5,및 제7 펌프 캐패시터들(CA11, CA13, CB11, CB13)에 걸리는 전압 스트레스는 1볼트인 반면에 각[0099]
각의 나머지 캐패시터에 걸리는 전압 스트레스는 2볼트이다. 따라서 최대 전압 스트레스는 펌프 캐패시터들 사
이에서 전압 스트레스의 상당히 균일한 분배를 가진 2볼트이다.
다른 일반적인 듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 도 8A에 도시된다. 도 8A에서[0100]
의 구현은 도 6A의 일반적인 단상(single-phasee) 캐스캐이드 멀티플라이어(cascade multiplier)(16A)에 기초
된다. 따라서, 일반적인 듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 제1 스위치 네트워크
(22A), 제2 스위치 네트워크(22B), 제1 펌프 캐패시터 네트워크(24A), 제2 펌프 캐패시터 네트워크(26A), 제3
펌프 캐패시터 네트워크(24B), 제4 펌프 캐패시터 네트워크(26B), 제1 위상 펌프(6A1), 제2 위상 펌프(6A2), 제
3 위상 펌프(6B2), 및 제4 위상 펌프(6B1)를 포함한다. 또한, 컨트롤러(20)는 적절한 제어 신호들을 발생시키기
위해 이용될 수 있다.
제1 펌프 캐패시터 네트워크(24A)는 제1 펌프 노드 (PA1)에서 제1 위상 펌프(6A1)와 결합되고, 제1 펌프 버스[0101]
(BA1)를 통해 제1 스위치 네트워크(22A)와 결합된다. 유사하게, 제2 펌프 캐패시터 네트워크(26A)는 제2 펌프
노드(PA2)에서 제2 위상 펌프(6A2)와 결합되고 제2 펌프 버스(BA2)를 통해 제1 스위치 네트워크(22A)와 결합된
다. 또한, 제3 펌프 캐패시터 네트워크(24B)는 제3 펌프 노드(PB2)에서 제3 위상 펌프(6B2)와 결합되고 제3 펌
프 버스(BB2)를 통해 제2 스위치 네트워크(22B)와 결합된다. 한편, 제4 펌프 캐패시터 네트워크(26B)는 제4 펌
프 노드(PB1)에서 제4 위상 펌프(6B1)와 결합되고 제4 펌프 버스(BB1)를 통해 제2 스위치 네트워크(22B)와 결합
된다.
제1, 제2, 제3, 및 제4 위상 펌프들(6A1, 6A2, 6B2, 6B1)의 출력들은, 각각 제1, 제2, 제3, 및 제4 펌프 노드[0102]
들 (PA1, PA2, PB2 , PB1)에서 제공된다. 제1 및 제2 펌프 노드들(PA1, PA2)에서의 신호들은 위상이 반대이다.
유사하게, 제3 및 제4 펌프 노드들(PB2, PB1)에서의 신호들은 위상이 반대이다. 그러나, 제1 및 제4 펌프 노드
들(PA1, PB1)에서의 신호는 위상이 동일하다. 따라서, 제1 및 제4 펌프 노드들(PA1, PB1)이 높을 때마다, 제2
및 제3 펌프 노드들 (PA2, PB2)은 낮다, 그 반대도 마찬가지이다. 또한, 위상 정렬 때문에, 제1 및 제4 위상 펌
프들(6A1, 6B1)은 동일한 물리적 펌프이거나 위상이 동일한 다른 펌프이다. 마찬가지로, 제2 및 제3 위상 펌프
들(6A2, 6B2)은 동일한 물리적 펌프이거나 위상이 동일한 다른 펌프이다.
도　8B는 도　4C에 도시된 캐패시터 네트워크 구성을 이용하는 도 8A에 도시된 일반적인 듀얼-위상 캐스캐이드[0103]
공개특허 10-2015-0088308
- 18 -
멀티플라이어(cascade multiplier)(16A)의 신규한 구현이다. 제1 펌프 캐패시터 네트워크(24A)는 제1, 제2, 제
3, 및 제4 펌프 캐패시터들(CA11, CA12, CA13, CA14)을 포함한다. 제2 펌프 캐패시터 네트워크(26A)는 제5, 제
6, 제7, 및 제8 펌프 캐패시터들(CA21, CA22, CA23, CA24)을 포함한다. 제3 펌프 캐패시터 네트워크(24B)는 제
9, 제10, 제11, 및 제12 펌프 캐패시터들 (CB11, CB12, CB13, CB14)를 포함한다. 마지막으로, 제4 펌프 캐패시
터 네트워크(26B)는 제13, 제14, 제15, 및 제16 펌프 캐패시터들(CB21, CB22, CB23, CB24)을 포함한다.
듀얼-위상 캐스캐이드 멀티플라이어(cascade multiplier)(16A)는 전압 소스(14)로부터 입력 전압을 수신하고[0104]
상기 입력 전압(VIN)의 1/9인 출력 전압(VO)을 유지한다. .제1 스위치 네트워크(22A), 제2 스위치 네트워크
(22B), 및 위상 펌프들(6A1, 6A2, 6B2, 6B1)의 모든 디바이스들은 스위치들을 이용하여 구현된다. 4개의 위상
펌프들(6A1, 6A2, 6B2, 6B1)은 특정 주파수에서 반복되는 제1 및 제2 출력 구간들(intervals)을 가진 전압들을
제공하기 위해 접지(ground)와 출력 전압(VO)을 이용한다.
입력 전압(VIN)이 9 볼트와 동일하다고 가정하면, 회로의 동작은 다음과 같다. 제1 구간(interval) 동안, "1"[0105]
로 라벨링된 스위치들은 폐쇄되고, "2"로 라벨링된 스위치들은 개방되고, 제1 및 제4 펌프 노드들(PA1, PB1)에
서의 전압은 0볼트이고, 제2 및 제3 펌프 노드들(PA2, PB2)에서의 전압은 1볼트이다. 그 결과, 펌프 캐패시터들
(CA21-CA24, CB11-CB14)이 충전되는 반면에 펌프 캐패시터들(CA11-CA14, CB21-CB24)은 방전된다.
제1 구간(interval) 다음의 제2 구간(interval) 동안에, "1"로 라벨링된 스위치들은 개방되고, "2"로 라벨링된[0106]
스위치들은 폐쇄되며, 제1 및 제4 펌프 노드들(PA1, PB1)에서의 전압은 1볼트이고, 제2 및 제3 펌프 노드들
(PA2, PB2)에서의 전압은 0볼트이다. 따라서 펌프 캐패시터들 (CA21-CA24, CB11-CB14)이 방전되는 반면에 펌프
캐패시터들(CA11-CA14, CB21-CB24)은 충전된다.
제1 및 제9 펌프 캐패시터들(CA11, CB11)에 걸리는 전압 스트레스는 1볼트이다. 제2 및 제10 펌프 캐패시터들[0107]
(CA12, CB12)에 걸리는 전압 스트레스는 3볼트이다. 제5 및 제13 펌프 캐패시터들(CA21, CB21)에 걸리는 전압
스트레스는 2볼트이다. 마지막으로, 각 나머지 펌프 캐패시터에 걸리는 전압 스트레스는 4볼트이다. 따라서, 최
대 전압 스트레스는 펌프 캐패시터들 사이에 전압 스트레스의 적절한 분배를 가진 4볼트이다.
일반적으로 제1 및 제2 스위치 네트워크(22A, 22B) 내에 포함된 스위치들은 온(on)- 상태와 오프(off)- 상태를[0108]
갖는다. 마찬가지로, 제1 위상 펌프(6A1), 제2 위상 펌프(6A2), 제3 위상 펌프(6B2), 등등 내에 포함된 스위치
들, 또한 온(on)- 상태와 오프(off)- 상태를 갖는다. 온(on)- 상태에서 전류는 스위치를 통해 흐르는, 반면에
오프(off)- 상태에서, 스위치를 통한 전류는 억제된다. 이러한 스위치들의 실시예는 다이오드들, 트랜지스터들,
진공관, 및 마이크로-기계 릴레이들(micro-mechanical relays)을 포함한다.
심지어, 도 5A, 6A, 7A, 및 8A는 캐스캐이드 멀티플라이어(cascade multiplier) 제품군 내의 스위치드 캐패시[0109]
터 컨버터들의 네 가지 일반적인 유형을 도시하며, 다른 가능한 변형들이 있다. 예를 들어, 당업자는 캐스캐이
드 멀티플라이어(cascade multiplier)(16A)의 변환비를 동적으로(dynamically) 재구성하거나 2개 이상의 위상
(phase) 개수 증가 가능성을 이해할 것이다.
또한, 도 5B, 6B, 7B, 및 8B에 도시된 것들에 추가하여 다른 회로 구현들이 가능하다. 예를 들어, 각 회로 구[0110]
현은 더 높은 입력 전압(VIN)을 더 낮은 출력 전압(VO)으로 변환하도록 설계된다. 그러나, 당업자는 더 낮은 입
력 전압(VIN)을 더 높은 출력 전압(VO)으로 변환하는 대응하는 회로 구현들을 생성하는 방법을 이해할 것이다.
또한, 데드-타임(dead-time) 구간(interval)은 또한 제1 구간(interval)과 제2 구간(interval) 사이에 포함되[0111]
고 이어서 제2 구간(interval)과 제1 구간(interval) 사이에 포함될 수 있다. 무결한 전이를 보장하기 위해서,
모든 스위치들은 데드 타임 구간(interval) 동안에 오프-상태에 있다. 이 기법은 "접속 전 단전(break before
make)"으로 종종 불린다.
스위치드 캐패시터 컨버터들의 다양한 특징들, 측면들 및 실시예가 본 발명에서 설명되었다. 기재된 특징들,[0112]
양상들 및 수많은 실시예들은 변형과 수정 뿐만 아니라 서로 조합하기 쉬우며, 당해 기술분야에서 통상의 지식
을 가진 자에 의해 이해될 것이다. 본 발명은, 따라서, 조합들, 변형들, 및 수정들을 포함하는 것으로 간주되어
야 한다. 또한, 본 명세서에 사용된 용어들 및 표현들은 설명하기 위한 용어들이며 제한이 아닌 것으로 이용된
다. 이러한 용어와 표현의 사용에 있어서, 도시되고 기재된 특징들의 임의의 균등들을 제외할 의도가 없으며,
특허청구범위의 범위 내에서 다양한 변형들이 가능하다는 것이 인식된다. 다른 수정들, 변형들 및 대안들이 역
시 가능하다. 따라서, 특허청구범위는 모든 이러한 균등물들을 포함하도록 의도된다.
공개특허 10-2015-0088308
- 19 -
위에서 특허증에 의해 확보되고, 신규하다고 주장된 것, 선호하는 발명의 실시예 및 발명을 기술하였다. [0113]
도면
도면1a
공개특허 10-2015-0088308
- 20 -
도면1b
공개특허 10-2015-0088308
- 21 -
도면2a
도면2b
공개특허 10-2015-0088308
- 22 -
도면2c
도면3
공개특허 10-2015-0088308
- 23 -
도면4a
도면4b
공개특허 10-2015-0088308
- 24 -
도면4c
도면5a
공개특허 10-2015-0088308
- 25 -
도면5b
공개특허 10-2015-0088308
- 26 -
도면6a
공개특허 10-2015-0088308
- 27 -
도면6b
공개특허 10-2015-0088308
- 28 -
도면7a
공개특허 10-2015-0088308
- 29 -
도면7b
공개특허 10-2015-0088308
- 30 -
도면8a
공개특허 10-2015-0088308
- 31 -
도면8b
공개특허 10-2015-0088308
- 32 -