반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법(THERMALLY CURABLE RESIN SHEET FOR SEALING SEMICONDUCTOR CHIP, AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE)

카테고리 없음

반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법(THERMALLY CURABLE RESIN SHEET FOR SEALING SEMICONDUCTOR CHIP, AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE)

좌절하지말자 2018. 2. 21. 10:22

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)
(11) 공개번호 10-2016-0060073
(43) 공개일자 2016년05월27일
(51) 국제특허분류(Int. Cl.)
H01L 23/29 (2006.01) H01L 21/48 (2006.01)
H01L 21/78 (2006.01) H01L 23/00 (2006.01)
H01L 25/00 (2014.01) H01L 25/065 (2006.01)
(52) CPC특허분류
H01L 23/295 (2013.01)
H01L 21/486 (2013.01)
(21) 출원번호 10-2016-7009342
(22) 출원일자(국제) 2014년09월09일
심사청구일자 없음
(85) 번역문제출일자 2016년04월08일
(86) 국제출원번호 PCT/JP2014/073755
(87) 국제공개번호 WO 2015/045846
국제공개일자 2015년04월02일
(30) 우선권주장
JP-P-2013-196854 2013년09월24일 일본(JP)
JP-P-2014-167223 2014년08월20일 일본(JP)
(71) 출원인
닛토덴코 가부시키가이샤
일본국 오사카후 이바라키시 시모호츠미 1-1-2
(72) 발명자
모리타 고스케
일본 567-8680 오사카후 이바라키시 시모호즈미
1-1-2 닛토덴코 가부시키가이샤 나이
이시자카 츠요시
일본 567-8680 오사카후 이바라키시 시모호츠미
1-1-2 닛토덴코 가부시키가이샤 나이
(뒷면에 계속)
(74) 대리인
김진회, 김태홍
전체 청구항 수 : 총 11 항
(54) 발명의 명칭 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
(57) 요 약
열경화성 수지 시트의 체적 수축에 의한 휨 변형을 저감할 수 있음과 동시에, 신뢰성과 보존성이 우수한 반도체
칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법을 제공한다.
본 발명은, 활성화 에너지(Ea)가 하기 식 (1)을 만족하며, 또한 150℃에서 1시간 열경화 처리한 후의 열경화물의
유리 전이 온도가 125℃ 이상이고, 상기 열경화물의 상기 유리 전이 온도 이하에서의 열팽창계수(α)[ppm/K] 및
상기 열경화물의 25℃에서의 저장 탄성률(E')[GPa]이 하기 식 (2)를 만족하는 반도체칩 밀봉용 열경화성 수지 시
트에 관한 것이다.
대 표 도 - 도1
공개특허 10-2016-0060073
- 1 -
(52) CPC특허분류
H01L 21/78 (2013.01)
H01L 24/16 (2013.01)
H01L 24/19 (2013.01)
H01L 24/96 (2013.01)
H01L 25/0657 (2013.01)
H01L 25/50 (2013.01)
H01L 2223/54486 (2013.01)
H01L 2224/12105 (2013.01)
H01L 2224/32145 (2013.01)
(72) 발명자
도요다 에이지
일본 567-8680 오사카후 이바라키시 시모호츠미
1-1-2 닛토덴코 가부시키가이샤 나이
시가 고지
일본 567-8680 오사카후 이바라키시 시모호츠미
1-1-2 닛토덴코 가부시키가이샤 나이
이이노 치에
일본 567-8680 오사카후 이바라키시 시모호츠미
1-1-2 닛토덴코 가부시키가이샤 나이
이시이 준
일본 567-8680 오사카후 이바라키시 시모호츠미
1-1-2 닛토덴코 가부시키가이샤 나이
공개특허 10-2016-0060073
- 2 -
명 세 서
청구범위
청구항 1
활성화 에너지(Ea)가 하기 식 (1)을 만족하며, 또한
150℃에서 1시간 열경화 처리한 후의 열경화물의 유리 전이 온도가 125℃ 이상이고,
상기 열경화물의 상기 유리 전이 온도 이하에서의 열팽창계수(α)[ppm/K] 및 상기 열경화물의 25℃에서의 저장
탄성률(E')[GPa]이 하기 식 (2)를 만족하는 반도체칩 밀봉용 열경화성 수지 시트.
청구항 2
제1항에 있어서, 에폭시 수지, 페놀 노볼락계 경화제, 무기 충전재 및 경화 촉진제를 포함하는 반도체칩 밀봉용
열경화성 수지 시트.
청구항 3
제2항에 있어서, 상기 무기 충전재가 평균 입자경 0.5 ㎛∼50 ㎛의 실리카인 반도체칩 밀봉용 열경화성 수지 시
트.
청구항 4
제2항 또는 제3항에 있어서, 상기 경화 촉진제가 이미다졸계 경화 촉진제인 반도체칩 밀봉용 열경화성 수지 시
트.
청구항 5
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 무기 충전재의 함유량이 20 체적%∼90 체적%인 반도체칩 밀봉
용 열경화성 수지 시트.
청구항 6
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 열경화물의 25℃에서의 저장 탄성률(E')이 3 GPa∼30 GPa인 반
도체칩 밀봉용 열경화성 수지 시트.
청구항 7
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 열팽창계수(α)가 3 ppm/K∼50 ppm/K인 반도체칩 밀봉용 열경
화성 수지 시트.
청구항 8
제1항 내지 제7항 중 어느 한 항에 기재된 반도체칩 밀봉용 열경화성 수지 시트 및 상기 반도체칩 밀봉용 열경
화성 수지 시트에 매립된 1 또는 복수의 반도체칩을 구비하는 밀봉체를 형성하는 공정(A)과,
상기 밀봉체의 수지 시트를 열경화하는 공정(B)
을 포함하는 반도체 패키지의 제조 방법.
청구항 9
제8항에 있어서, 상기 공정 (A)에 있어서, 반도체 웨이퍼에 플립칩 접속된 상기 반도체칩을 상기 반도체칩 밀봉
용 열경화성 수지 시트에 매립하여 상기 밀봉체를 형성하는 반도체 패키지의 제조 방법.
공개특허 10-2016-0060073
- 3 -
청구항 10
제8항에 있어서, 상기 공정 (A)에 있어서, 임시 고정재에 고정된 상기 반도체칩을 상기 반도체칩 밀봉용 열경화
성 수지 시트에 매립하여 상기 밀봉체를 형성하는 반도체 패키지의 제조 방법.
청구항 11
제8항 또는 제9항에 있어서, 상기 공정 (A)에 있어서, 상기 반도체 웨이퍼에 플립칩 접속된 복수의 상기 반도체
칩을 상기 반도체칩 밀봉용 열경화성 수지 시트에 매립하여 상기 밀봉체를 형성하고,
상기 공정 (B) 후, 상기 밀봉체를 목적의 반도체칩 단위로 다이싱하는 공정(C)을 더 포함하는 반도체 패키지의
제조 방법.
발명의 설명
기 술 분 야
본 발명은, 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법에 관한 것이다.[0001]
배 경 기 술
종래, 반도체 패키지의 제조 방법으로서, 기판 등에 고정된 1 또는 복수의 반도체칩을 밀봉 수지로 밀봉하는 방[0002]
법이 알려져 있다. 이러한 밀봉 수지로서 예컨대, 열경화성 수지 시트가 알려져 있다(예컨대, 특허문헌 1 참
조).
선행기술문헌
특허문헌
(특허문헌 0001) 일본 특허 공개 제2006-19714호 공보 [0003]
발명의 내용
해결하려는 과제
열경화 과정에서의 밀봉 수지의 체적 수축에 의해, 반도체 패키지에 휨 변형이 생기는 경우가 있다. 열경화 과[0004]
정에서의 밀봉 수지의 체적 수축에 의해 휨 변형이 생기면, 반도체 패키지를 스테이지에 충분히 고정(예컨대 흡
착 고정)할 수 없고, 반도체 패키지의 밀봉 수지를 연삭하는 것이 곤란한 경우가 있다.
또한, 통상, 밀봉 수지의 열팽창계수는, 반도체 패키지를 구성하는 다른 요소(예컨대 반도체칩, 기판 등)보다[0005]
크기 때문에, 반도체 패키지에 휨이 생기는 경우가 있어, 신뢰성의 면에서 개선의 여지가 있다.
본 발명은 상기 과제를 해결하여, 열경화성 수지 시트의 체적 수축에 의한 휨 변형을 저감할 수 있음과 동시에,[0006]
신뢰성과 보존성이 우수한 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법을 제공하는 것을
목적으로 한다.
과제의 해결 수단
본 발명은, 활성화 에너지(Ea)가 하기 식 (1)을 만족하며, 또한 150℃에서 1시간 열경화 처리한 후의 열경화물[0007]
의 유리 전이 온도가 125℃ 이상이고, 상기 열경화물의 상기 유리 전이 온도 이하에서의 열팽창계수(α)[ppm/K]
및 상기 열경화물의 25℃에서의 저장 탄성률(E')[GPa]이 하기 식 (2)를 만족하는 반도체칩 밀봉용 열경화성 수
지 시트에 관한 것이다.
[0008]
Ea가 120 kJ/mol 이하이고, 비교적 저온에서 열경화할 수 있기 때문에, 휨을 작게 할 수 있다. 또한, 열경화시[0009]
공개특허 10-2016-0060073
- 4 -
키기 위해 장시간 가열할 필요가 없기 때문에, 생산성이 우수하다.
한편, Ea가 30 kJ/mol 이상이기 때문에, 가열에 의해 열경화성 수지 시트를 요철(반도체칩 등에 의해 형성된 요[0010]
철)에 추종시킨 후에, 열경화할 수 있다. 그 결과, 보이드의 발생을 저감할 수 있다. 또한, 보존성이 양호하다.
또한, 열경화물의 유리 전이 온도 이하에서의 열팽창계수(α) 및 열경화물의 25℃에서의 저장 탄성률(E')이 상[0011]
기 식 (2)를 만족한다. 이 때문에, 열팽창계수의 차이에 의해 생기는 열응력을 완화할 수 있고, 신뢰성이 우수
한 반도체 패키지를 얻을 수 있다. 예컨대, α×E'의 수치 범위에 있어서, 저장 탄성률(E')이 높은 경우에는,
열경화성 수지 시트의 강성이 향상되어 응력을 흡수 내지 분산할 수 있다. 이 때 열팽창계수(α)는 낮아지고,
열경화성 수지 시트의 열팽창 거동이 억제되기 때문에, 반도체 패키지를 구성하는 다른 요소(예컨대 반도체칩,
기판 등)에 대한 기계적 손상을 저감할 수 있다.
또, 열경화물의 유리 전이 온도는 125℃ 이상이기 때문에, 반도체 패키지의 통상의 사용 온도 범위 및 열 사이[0012]
클 신뢰성 시험의 온도 범위(최대 125℃)에서의 급격한 물성 변화를 억제할 수 있다.
본 발명의 반도체칩 밀봉용 열경화성 수지 시트는 에폭시 수지, 페놀 노볼락계 경화제, 무기 충전재 및 경화 촉[0013]
진제를 포함하는 것이 바람직하다.
상기 무기 충전재가 평균 입자경 0.5 ㎛∼50 ㎛의 실리카인 것이 바람직하다.[0014]
상기 경화 촉진제가 이미다졸계 경화 촉진제인 것이 바람직하다. 이미다졸계 경화 촉진제를 사용함으로써, 활성[0015]
화 에너지를 30∼120 kJ/mol로 용이하게 조정할 수 있음과 동시에, 혼련 온도에서의 경화 반응을 억제할 수 있
다.
상기 무기 충전재의 함유량이 20 체적%∼90 체적%인 것이 바람직하다.[0016]
상기 열경화물의 25℃에서의 저장 탄성률(E')이 3 GPa∼30 GPa인 것이 바람직하다.[0017]
상기 열팽창계수(α)가 3 ppm/K∼50 ppm/K인 것이 바람직하다.[0018]
본 발명은 또한, 상기 반도체칩 밀봉용 열경화성 수지 시트 및 상기 반도체칩 밀봉용 열경화성 수지 시트에 매[0019]
립된 1 또는 복수의 반도체칩을 구비하는 밀봉체를 형성하는 공정(A)과, 상기 밀봉체의 수지 시트를 열경화하는
공정(B)을 포함하는 반도체 패키지의 제조 방법에 관한 것이다.
상기 공정 (A)에 있어서, 반도체 웨이퍼에 플립칩 접속된 상기 반도체칩을 상기 반도체칩 밀봉용 열경화성 수지[0020]
시트에 매립하여 상기 밀봉체를 형성하는 것이 바람직하다.
상기 공정 (A)에 있어서, 임시 고정재에 고정된 상기 반도체칩을 상기 반도체칩 밀봉용 열경화성 수지 시트에[0021]
매립하여 상기 밀봉체를 형성하는 것이 바람직하다.
상기 공정 (A)에 있어서, 상기 반도체 웨이퍼에 플립칩 접속된 복수의 상기 반도체칩을 상기 반도체칩 밀봉용[0022]
열경화성 수지 시트에 매립하여 상기 밀봉체를 형성하는 것이 바람직하다. 그리고, 본 발명의 반도체 패키지의
제조 방법은, 상기 공정 (B) 후, 상기 밀봉체를 목적의 반도체칩 단위로 다이싱하는 공정 (C)를 더 포함하는 것
이 바람직하다.
도면의 간단한 설명
도 1은, 실시형태 1의 수지 시트의 단면 모식도이다.[0023]
도 2는, 반도체칩을 플립칩 실장한 반도체 웨이퍼의 단면 모식도이다.
도 3은, 실시형태 1의 수지 시트로 반도체칩을 밀봉한 상태를 모식적으로 나타내는 도면이다.
도 4는, 반도체 패키지의 수지 시트 부분을 연삭한 상태를 모식적으로 나타내는 도면이다.
도 5는, 반도체 패키지의 반도체 웨이퍼 부분을 연삭한 상태를 모식적으로 나타내는 도면이다.
도 6은, 반도체 패키지에 재배선층과 범프를 형성한 상태를 모식적으로 나타내는 도면이다.
도 7은, 반도체 패키지를 다이싱한 상태를 모식적으로 나타내는 도면이다.
도 8은, 임시 고정재에 반도체칩을 고정한 상태를 모식적으로 나타내는 도면이다.
공개특허 10-2016-0060073
- 5 -
도 9는, 수지 시트로 반도체칩을 밀봉한 상태를 모식적으로 나타내는 도면이다.
도 10은, 밀봉체로부터 임시 고정재를 박리한 상태를 모식적으로 나타내는 도면이다.
도 11은, 반도체 패키지의 수지 시트 부분을 연삭한 상태를 모식적으로 나타내는 도면이다.
도 12는, 밀봉체에 재배선과 범프를 형성한 상태를 모식적으로 나타내는 도면이다.
도 13은, 밀봉체를 다이싱한 상태를 모식적으로 나타내는 도면이다.
발명을 실시하기 위한 구체적인 내용
이하에 실시형태를 들어 본 발명을 상세히 설명하지만, 본 발명은 이들 실시형태에만 한정되는 것은 아니다.[0024]
[실시형태 1][0025]
도 1은, 실시형태 1의 수지 시트(11)의 단면 모식도이다. 또, 수지 시트(11)의 양면에는, 폴리에틸렌테레프탈레[0026]
이트(PET) 필름 등의 지지체가 형성되어 있어도 좋다. 수지 시트(11)로부터의 박리를 용이하게 행하기 위해, 지
지체에는 이형 처리가 실시되어 있어도 좋다.
수지 시트(11)는 열경화성을 갖는다.[0027]
수지 시트(11)의 활성화 에너지(Ea)는 30 kJ/mol 이상이다. 30 kJ/mol 이상이기 때문에, 가열에 의해 열경화성[0028]
수지 시트를 요철(반도체칩 등에 의해 형성된 요철)에 추종시킨 후에, 열경화할 수 있다. 그 결과, 보이드의 발
생을 저감할 수 있다. 또한, 보존성이 양호하다. 수지 시트(11)의 활성화 에너지는 바람직하게는 40 kJ/mol 이
상, 보다 바람직하게는 50 kJ/mol 이상, 더 바람직하게는 60 kJ/mol 이상이다.
또한, 수지 시트(11)의 활성화 에너지는 120 kJ/mol 이하이다. 120 kJ/mol 이하이고, 비교적 저온에서 열경화할[0029]
수 있기 때문에, 휨을 작게 할 수 있다. 또한, 열경화시키기 위해 장시간 가열할 필요가 없기 때문에, 생산성이
우수하다. 수지 시트(11)의 활성화 에너지는 바람직하게는 100 kJ/mol 이하이다.
또, 활성화 에너지는 실시예에 기재된 방법으로 측정할 수 있다.[0030]
수지 시트(11)의 활성화 에너지는 경화 촉진제의 종류, 경화 촉진제의 양 등에 의해 컨트롤할 수 있다.[0031]
수지 시트(11)는 하기 식 (2)를 만족한다.[0032]
[0033]
상기 식 (2)에 있어서, α는, 150℃에서 1시간 열경화 처리한 후의 열경화물의 유리 전이 온도 이하에서의 열팽[0034]
창계수[ppm/K]이다.
상기 식 (2)에 있어서, E'는 150℃에서 1시간 열경화 처리한 후의 열경화물의 25℃에서의 저장[0035]
탄성률[GPa]이다.
수지 시트(11)는 상기 식 (2)를 만족하기 때문에, 열팽창계수의 차이에 의해 생기는 열응력을 완화할 수 있다.[0036]
예컨대, α×E'의 수치 범위에 있어서, 저장 탄성률(E')이 높은 경우에는, 수지 시트(11)의 강성이 향상되어 응
력을 흡수 내지 분산할 수 있다. 이 때 열팽창계수(α)는 낮아지고, 수지 시트(11)의 열팽창 거동이 억제되기
때문에, 반도체 패키지를 구성하는 다른 요소(예컨대 반도체칩, 기판 등)에 대한 기계적 손상을 저감할 수
있다.
α×E'는 10만 Pa/K 이상이 바람직하다. α×E'는 20만 Pa/K 이하가 바람직하다.[0037]
저장 탄성률(E')은 바람직하게는 3 GPa 이상, 보다 바람직하게는 10 GPa 이상, 더 바람직하게는 15 GPa 이상이[0038]
다. 3 GPa 이상이면, 열응력의 완화 효과가 높다. 한편, 저장 탄성률(E')의 상한은 특별히 한정되지 않고, 예컨
대 30 GPa 이하이고, 바람직하게는 25 GPa 이하이다.
또, 저장 탄성률(E')은 실시예에 기재된 방법으로 측정할 수 있다.[0039]
수지 시트(11)의 저장 탄성률(E')은, 무기 충전재의 함유량, 열가소성 수지의 함유량에 의해 컨트롤할 수 있다.[0040]
예컨대, 무기 충전재의 함유량을 증가시키는 것, 열가소성 수지의 함유량을 증가시키는 것에 의해 저장 탄성률
(E')을 높일 수 있다.
공개특허 10-2016-0060073
- 6 -
열팽창계수(α)는 바람직하게는 50 ppm/K 이하, 보다 바람직하게는 20 ppm/K 이하, 더 바람직하게는 15 ppm/K[0041]
이하이다. 50 ppm/K 이하이면, 열응력의 완화 효과가 높다. 한편, 열팽창계수(α)의 하한은 특별히 한정되지 않
고, 예컨대 3 ppm/K 이상이다.
또, 열팽창계수(α)는 실시예에 기재된 방법으로 측정할 수 있다.[0042]
수지 시트(11)의 열팽창계수(α)는, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다. 예컨대, 무기 충전재의[0043]
함유량을 증가시킴으로써 열팽창계수(α)를 작게 할 수 있다.
수지 시트(11)를 150℃에서 1시간 열경화 처리한 후의 열경화물의 유리 전이 온도(Tg)는 125℃ 이상이다. 125℃[0044]
이상이면, 반도체 패키지의 통상의 사용 온도 범위 및 열 사이클 신뢰성 시험의 온도 범위(최대 125℃)에서의
급격한 물성 변화를 억제할 수 있다. 열경화물의 유리 전이 온도의 상한은 특별히 한정되지 않고, 예컨대 180℃
이하이고, 바람직하게는 160℃ 이하이다.
또, 유리 전이 온도는 실시예에 기재된 방법으로 측정할 수 있다.[0045]
수지 시트(11)의 열경화물의 유리 전이 온도는, 열경화성 수지(예컨대, 에폭시 수지, 페놀 수지)의 작용기에 의[0046]
한 가교 밀도에 의해 컨트롤할 수 있다. 예컨대, 분자 중에 작용기수가 많은 열경화성 수지를 적용함으로써 유
리 전이 온도를 높일 수 있다.
수지 시트(11)는 에폭시 수지를 포함하는 것이 바람직하다.[0047]
에폭시 수지로는, 특별히 한정되지 않는다. 예컨대, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시[0048]
수지, 비페닐형 에폭시 수지, 변성 비스페놀 A형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시
수지, 변성 비스페놀 F형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 페녹시
수지 등의 각종 에폭시 수지를 이용할 수 있다. 이들 에폭시 수지는 단독으로 이용해도 좋고 2종 이상 병용해도
좋다.
에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150∼250, 연화점 혹은 융점이 50∼130℃인 상온에[0049]
서 고형인 것이 바람직하다. 그 중에서도, 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형
에폭시 수지, 비페닐형 에폭시 수지가 보다 바람직하다. 또한, 비스페놀 F형 에폭시 수지가 바람직하다.
수지 시트(11)는, 페놀 노볼락계 경화제를 포함하는 것이 바람직하다. 페놀 노볼락계 경화제로는, 페놀 노볼락[0050]
수지를 적합하게 사용할 수 있다. 그 중에서도, 비페닐아랄킬 골격을 갖는 페놀 노볼락 수지를 특히 적합하게
사용할 수 있다. 또, 페놀 노볼락계 경화제는 단독으로 이용해도 좋고, 2종 이상 병용해도 좋다.
페놀 노볼락계 경화제로는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70∼250, 연화점이 50∼110℃인[0051]
것을 이용하는 것이 바람직하다.
수지 시트(11) 중의 에폭시 수지 및 페놀 노볼락계 경화제의 합계 함유량은 5 중량% 이상이 바람직하다. 5 중량[0052]
% 이상이면, 반도체칩 등에 대한 접착력이 양호하게 얻어진다. 수지 시트(11) 중의 에폭시 수지 및 페놀 노볼락
계 경화제의 합계 함유량은, 40 중량% 이하가 바람직하고, 20 중량% 이하가 보다 바람직하다. 40 중량% 이하이
면, 흡습성을 낮게 억제할 수 있다.
에폭시 수지와 페놀 노볼락계 경화제의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기[0053]
1 당량에 대하여, 페놀 노볼락계 경화제 중의 수산기의 합계가 0.7∼1.5 당량이 되도록 배합하는 것이 바람직하
고, 보다 바람직하게는 0.9∼1.2 당량이다.
수지 시트(11)는 경화 촉진제를 포함하는 것이 바람직하다.[0054]
경화 촉진제로는, 에폭시 수지와 페놀 노볼락계 경화제의 경화를 진행시키는 것이면 특별히 한정되지 않고, 예[0055]
컨대, 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z),
1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ),
2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ),
1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실
이미다졸(상품명; C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-
6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에
틸-s-트리아진(상품명; C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명;
2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물(상품명; 2MA-OK),
공개특허 10-2016-0060073
- 7 -
2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-
PW) 등의 이미다졸계 경화 촉진제를 들 수 있다(모두 시코쿠 카세이 공업(주) 제조).
그 중에서도, 활성화 에너지를 30∼80 kJ/mol로 용이하게 조정할 수 있음과 동시에, 혼련 온도에서의 경화 반응[0056]
을 억제할 수 있다는 이유에서 이미다졸계 경화 촉진제가 바람직하고, 2-페닐-4,5-디히드록시메틸이미다졸,
2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진이 보다 바람직하고, 2-페닐-4,5-디히드록시
메틸이미다졸이 더 바람직하다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 노볼락계 경화제의 합계 100 중량부에 대하여, 바람직하게는 0.2[0057]
중량부 이상, 보다 바람직하게는 0.5 중량부 이상, 더 바람직하게는 0.8 중량부 이상이다. 0.2 중량부
이상이면, 활성화 에너지를 80 kJ/mol 이하로 용이하게 조정할 수 있다. 경화 촉진제의 함유량은, 에폭시 수지
및 페놀 노볼락계 경화제의 합계 100 중량부에 대하여, 바람직하게는 5 중량부 이하, 보다 바람직하게는 2 중량
부 이하이다. 5 중량부 이하이면, 활성화 에너지를 30 kJ/mol 이상으로 용이하게 조정할 수 있다.
수지 시트(11)는 열가소성 수지(엘라스토머)를 포함하는 것이 바람직하다.[0058]
열가소성 수지로는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체,[0059]
에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가
소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT
등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지, 스티렌-이소부틸렌-스티렌 트리블록 공중합
체, 메틸메타크릴레이트-부타디엔-스티렌 공중합체(MBS 수지) 등을 들 수 있다. 이들 열가소성 수지는
단독으로, 또는 2종 이상을 병용하여 이용할 수 있다.
수지 시트(11) 중의 열가소성 수지의 함유량은 1 중량% 이상이 바람직하다. 1 중량% 이상이면, 유연성, 가요성[0060]
을 부여할 수 있다. 수지 시트(11) 중의 열가소성 수지의 함유량은 30 중량% 이하가 바람직하다. 30 중량% 이하
이면, 반도체칩 등에 대한 접착력이 양호하게 얻어진다.
수지 시트(11)는 무기 충전재를 포함하는 것이 바람직하다. 무기 충전재를 배합함으로써, 저장 탄성률(E')을 높[0061]
일 수 있음과 동시에 열팽창계수(α)를 작게 할 수 있다.
무기 충전재로는, 예컨대, 석영 유리, 탤크, 실리카(용융 실리카나 결정성 실리카 등), 알루미나,[0062]
질화알루미늄, 질화규소, 질화붕소 등을 들 수 있다. 그 중에서도, 열팽창계수를 양호하게 저감할 수 있다는 이
유에서, 실리카, 알루미나가 바람직하고, 실리카가 보다 바람직하다. 실리카로는, 유동성이 우수하다는 이유에
서, 용융 실리카가 바람직하고, 구형 용융 실리카가 보다 바람직하다.
무기 충전재의 평균 입자경은, 바람직하게는 0.5 ㎛ 이상, 보다 바람직하게는 5 ㎛ 이상이다. 0.5 ㎛ 이상이면,[0063]
수지 시트(11)의 가요성, 유연성을 얻기 쉽다. 무기 충전재의 평균 입자경은, 바람직하게는 50 ㎛ 이하, 보다
바람직하게는 30 ㎛ 이하이다. 50 ㎛ 이하이면, 무기 충전재를 고충전율화하기 쉽다.
또, 평균 입자경은, 예컨대, 모집단으로부터 임의로 추출되는 시료를 이용하고, 레이저 회절 산란식 입도 분포[0064]
측정 장치를 이용하여 측정함으로써 도출할 수 있다.
무기 충전재는, 실란 커플링제에 의해 처리(전처리)된 것이 바람직하다. 이에 따라, 수지와의 습윤성을 향상시[0065]
킬 수 있고, 무기 충전재의 분산성을 높일 수 있다.
실란 커플링제는, 분자 중에 가수분해성기 및 유기 작용기를 갖는 화합물이다.[0066]
가수분해성기로는, 예컨대, 메톡시기, 에톡시기 등의 탄소수 1∼6의 알콕시기, 아세톡시기, 2-메톡시에톡시기[0067]
등을 들 수 있다. 그 중에서도, 가수분해에 의해 생기는 알콜 등의 휘발 성분을 제거하기 쉽다는 이유에서, 메
톡시기가 바람직하다.
유기 작용기로는, 비닐기, 에폭시기, 스티릴기, 메타크릴기, 아크릴기, 아미노기, 우레이도기, 머캅토기, 술피[0068]
드기, 이소시아네이트기 등을 들 수 있다. 그 중에서도, 에폭시 수지, 페놀 노볼락계 경화제와 반응하기 쉽다는
이유에서, 에폭시기가 바람직하다.
실란 커플링제로는, 예컨대, 비닐트리메톡시실란, 비닐트리에톡시실란 등의 비닐기 함유 실란 커플링제; 2-[0069]
(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, 3-글리시독시프로필트리메톡
시실란, 3-글리시독시프로필메틸디에톡시실란, 3-글리시독시프로필트리에톡시실란 등의 에폭시기 함유 실란 커
플링제; p-스티릴트리메톡시실란 등의 스티릴기 함유 실란 커플링제; 3-메타크릴옥시프로필메틸디메톡시실란,
공개특허 10-2016-0060073
- 8 -
3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란, 3-메타크릴옥시프로필트리에톡시
실란 등의 메타크릴기 함유 실란 커플링제; 3-아크릴옥시프로필트리메톡시실란 등의 아크릴기 함유 실란 커플링
제; N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, 3-아
미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아
민, N-페닐-3-아미노프로필트리메톡시실란, N-(비닐벤질)-2-아미노에틸-3-아미노프로필트리메톡시실란 등의 아
미노기 함유 실란 커플링제; 3-우레이도프로필트리에톡시실란 등의 우레이도기 함유 실란 커플링제; 3-머캅토프
로필메틸디메톡시실란, 3-머캅토프로필트리메톡시실란 등의 머캅토기 함유 실란 커플링제; 비스(트리에톡시실릴
프로필)테트라술피드 등의 술피드기 함유 실란 커플링제; 3-이소시아네이트프로필트리에톡시실란 등의 이소시아
네이트기 함유 실란 커플링제 등을 들 수 있다.
실란 커플링제에 의해 무기 충전재를 처리하는 방법으로는 특별히 한정되지 않고, 용매 중에서 무기 충전재와[0070]
실란 커플링제를 혼합하는 습식법, 기상 중에서 무기 충전재와 실란 커플링제를 처리시키는 건식법 등을 들 수
있다.
실란 커플링제의 처리량은 특별히 한정되지 않지만, 미처리의 무기 충전재 100 중량부에 대하여, 실란 커플링제[0071]
를 0.1∼1 중량부 처리하는 것이 바람직하다.
수지 시트(11) 중의 무기 충전재의 함유량은, 바람직하게는 20 체적% 이상이고, 보다 바람직하게는 70 체적% 이[0072]
상이고, 더 바람직하게는 74 체적% 이상이다. 20 체적% 이상이면, α×E'를 10000 Pa/K 이상으로 용이하게 조정
할 수 있다. 한편, 무기 충전재의 함유량은, 바람직하게는 90 체적% 이하이고, 보다 바람직하게는 85 체적% 이
하이다. 90 체적% 이하이면, 양호한 요철 추종성이 얻어진다. 또한, α×E'를 300000 Pa/K 이하로 용이하게 조
정할 수 있다.
무기 충전재의 함유량은, 「중량%」를 단위로 해서도 설명할 수 있다. 대표적으로 실리카의 함유량에 대하여 「[0073]
중량%」를 단위로 하여 설명한다.
실리카는 통상, 비중 2.2 g/cm
3
이기 때문에, 실리카의 함유량(중량%)의 적합 범위는 예컨대 이하와 같다.[0074]
즉, 수지 시트(11) 중의 실리카의 함유량은 81 중량% 이상이 바람직하고, 84 중량% 이상이 보다 바람직하다. 수[0075]
지 시트(11) 중의 실리카의 함유량은 94 중량% 이하가 바람직하고, 91 중량% 이하가 보다 바람직하다.
알루미나는 통상, 비중 3.9 g/cm
3
이기 때문에, 알루미나의 함유량(중량%)의 적합 범위는 예컨대 이하와 같다.[0076]
즉, 수지 시트(11) 중의 알루미나의 함유량은, 88 중량% 이상이 바람직하고, 90 중량% 이상이 보다 바람직하다.[0077]
수지 시트(11) 중의 알루미나의 함유량은, 97 중량% 이하가 바람직하고, 95 중량% 이하가 보다 바람직하다.
수지 시트(11)는, 상기 성분 이외에도, 밀봉 수지의 제조에 일반적으로 사용되는 배합제, 예컨대, 난연제 성분,[0078]
안료, 실란 커플링제 등을 적절히 함유해도 좋다.
난연제 성분으로는, 예컨대 수산화알루미늄, 수산화마그네슘, 수산화철, 수산화칼슘, 수산화주석, 복합화 금속[0079]
수산화물 등의 각종 금속 수산화물; 포스파겐 화합물 등을 이용할 수 있다. 그 중에서도, 난연성, 경화 후의 강
도가 우수하다는 이유에서, 포스파겐 화합물이 바람직하다.
안료로는 특별히 한정되지 않고, 카본 블랙 등을 들 수 있다.[0080]
수지 시트(11)의 제조 방법은 특별히 한정되지 않지만, 상기 각 성분(예컨대, 에폭시 수지, 페놀 노볼락계 경화[0081]
제, 무기 충전재 및 경화 촉진제 등)을 혼련하여 얻어지는 혼련물을 시트형으로 소성 가공하는 방법이 바람직하
다. 이에 따라, 무기 충전재를 고충전할 수 있고, 열팽창계수를 낮게 설계할 수 있다.
구체적으로는, 에폭시 수지, 페놀 노볼락계 경화제, 무기 충전재 및 경화 촉진제 등을 믹싱 롤, 가압식 니더,[0082]
압출기 등의 공지된 혼련기로 용융 혼련함으로써 혼련물을 조제하고, 얻어진 혼련물을 시트형으로 소성 가공한
다. 혼련 조건으로서, 온도의 상한은 140℃ 이하가 바람직하고, 130℃ 이하가 보다 바람직하다. 온도의 하한은,
전술한 각 성분의 연화점 이상인 것이 바람직하고, 예컨대 30℃ 이상, 바람직하게는 50℃ 이상이다. 혼련 시간
은 바람직하게는 1∼30분이다. 또한, 혼련은, 감압 조건 하(감압 분위기 하)에서 행하는 것이 바람직하고, 감압
조건 하의 압력은, 예컨대 1×10
-4
∼0.1 kg/cm
2
이다.
용융 혼련 후의 혼련물은, 냉각하지 않고 고온 상태인 채로 소성 가공하는 것이 바람직하다. 소성 가공 방법으[0083]
로는 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 스크루 다이 압출법, 롤 압연법, 롤 혼련법, 인플
공개특허 10-2016-0060073
- 9 -
레이션 압출법, 공압출법, 캘린더 성형법 등을 들 수 있다. 소성 가공 온도로는 전술한 각 성분의 연화점 이상
이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예컨대 40∼150℃, 바람직하게는 50∼140℃, 더
바람직하게는 70∼120℃이다.
수지 시트(11)의 두께는 특별히 한정되지 않지만, 바람직하게는 100 ㎛ 이상, 보다 바람직하게는 150 ㎛ 이상이[0084]
다. 또한, 수지 시트(11)의 두께는, 바람직하게는 2000 ㎛ 이하, 보다 바람직하게는 1000 ㎛ 이하이다. 상기 범
위 내이면, 반도체칩을 양호하게 밀봉할 수 있다.
또, 도 1에서는, 수지 시트(11)가 단층인 경우를 나타내고 있지만, 수지 시트(11)는 이것에 한정되지 않고, 복[0085]
층이어도 좋다.
수지 시트(11)는 반도체칩을 밀봉하기 위해 사용된다.[0086]
[반도체 패키지의 제조 방법][0087]
예컨대, 이하의 공정을 행함으로써 반도체 패키지를 얻을 수 있다.[0088]
(준비 공정)[0089]
준비 공정에서는, 복수의 반도체칩(13)을 플립칩 실장하는 반도체 웨이퍼(12)를 준비한다(도 2 참조). 통상, 반[0090]
도체칩(13)의 회로 형성면(활성면)에는, 범프(13a)가 형성되어 있다. 또한, 통상, 반도체 웨이퍼(12)의 회로 형
성면(활성면)에는, 전극(12a)이 형성되어 있다. 반도체칩(13)과 반도체 웨이퍼(12)는, 통상, 전기적으로 접속되
어 있다. 도 2에서는, 반도체칩(13)과 반도체 웨이퍼(12)는, 범프(13a)와 전극(12a)을 통해 전기적으로 접속되
어 있는 예를 나타내고 있다. 반도체칩(13)의 반도체 웨이퍼(12)로의 탑재에는, 플립칩 본더나 다이 본더 등의
공지된 장치를 이용할 수 있다. 또한, 필요에 따라, 반도체칩(13)과 반도체 웨이퍼(12) 사이에 언더필재(14)를
충전한다.
(밀봉 공정)[0091]
밀봉 공정에서는, 반도체칩(13)을 수지 시트(11)로 밀봉한다(도 3 참조). 이에 따라, 수지 시트(11) 및 수지 시[0092]
트(11)에 매립된 반도체칩(13)을 구비하는 밀봉체(15)(반도체 패키지(15))를 얻는다. 반도체칩(13)을 수지 시트
(11)로 밀봉하는 방법으로는, 예컨대, 반도체 웨이퍼(12)에 플립칩 접속된 반도체칩(13) 상에 수지 시트(11)를
적층한 후, 반도체 웨이퍼(12), 반도체 웨이퍼(12)에 플립칩 접속된 반도체칩(13) 및 반도체칩(13) 상에 배치된
수지 시트(11)를 구비하는 적층체를 평행 평판 방식으로 열 프레스함으로써, 수지 시트(11)에 반도체칩(13)을
매립하는 방법 등을 들 수 있다.
수지 시트(11)에 반도체칩(13)을 매립할 때의 열 프레스 조건으로는, 온도가, 예컨대 40∼100℃, 바람직하게는[0093]
50∼90℃이고, 압력이, 예컨대 0.1∼10 MPa, 바람직하게는 0.5∼8 MPa이고, 시간이, 예컨대 0.3∼10분간, 바람
직하게는 0.5∼5분간이다. 또한, 수지 시트(11)의 반도체칩(13) 및 반도체 웨이퍼(12)에 대한 밀착성 및 추종성
의 향상을 고려하면, 감압 조건 하(예컨대 0.1∼5 kPa)에 있어서 프레스하는 것이 바람직하다.
(열경화 공정)[0094]
밀봉체(15)의 수지 시트(11)를 열경화한다.[0095]
수지 시트(11)는 상기 식 (1)을 만족하기 때문에, 비교적 저온에서 열경화할 수 있다. 열경화 처리의 조건은 특[0096]
별히 한정되지 않지만, 예컨대 이하와 같다.
열경화 처리의 조건으로서, 가열 온도가 바람직하게는 100℃ 이상, 보다 바람직하게는 120℃ 이상이다. 한편,[0097]
가열 온도의 상한이, 바람직하게는 200℃ 이하, 보다 바람직하게는 180℃ 이하이다. 가열 온도가 상기
범위이면, 밀봉체(15)의 휨을 작게 할 수 있음과 동시에, 보이드의 발생을 저감할 수 있다.
가열 시간이, 바람직하게는 10분 이상, 보다 바람직하게는 30분 이상이다. 한편, 가열 시간의 상한이, 바람직하[0098]
게는 300분 이하, 보다 바람직하게는 180분 이하이다. 또한, 필요에 따라 가압해도 좋고, 바람직하게는 0.1 MPa
이상, 보다 바람직하게는 0.5 MPa 이상이다. 한편, 상한은 바람직하게는 10 MPa 이하, 보다 바람직하게는 5 MPa
이하이다.
(연삭 공정)[0099]
필요에 따라, 밀봉체(15)의 수지 시트(11)를 연삭한다(도 4 참조). 연삭 방법으로는, 예컨대, 고속 회전하는 지[0100]
공개특허 10-2016-0060073
- 10 -
석을 이용하는 그라인딩법 등을 들 수 있다.
(재배선층 형성 공정)[0101]
필요에 따라, 밀봉체(15)의 반도체 웨이퍼(12)를 연삭한다. 연삭에 의해, 비아(Via)(12b)를 형성할 수 있다(도[0102]
5 참조). 연삭 방법으로는, 예컨대, 고속 회전하는 지석을 이용하는 그라인딩법 등을 들 수 있다. 계속해서, 필
요에 따라, 밀봉체(15)에 배선(21)을 갖는 재배선층(22)을 형성한다(도 6 참조). 계속해서, 필요에 따라, 배선
(21) 상에 범프(23)를 형성한다. 도 6에서는, 비아(12b)와 배선(21)이 접속되어 있는 예를 나타내고 있다.
(다이싱 공정)[0103]
필요에 따라, 밀봉체(15)의 다이싱을 행한다(도 7 참조). 이에 따라, 칩형의 반도체 패키지(16)를 얻을 수[0104]
있다.
(기판 실장 공정)[0105]
필요에 따라, 밀봉체(15) 또는 반도체 패키지(16)를 기판에 실장한다.[0106]
(레이저 마킹 공정)[0107]
레이저 마킹은, 밀봉체(15) 또는 반도체 패키지(16)에 임의의 타이밍에 행할 수 있다. 예컨대, 열경화 전의 밀[0108]
봉체(15)에 레이저 마킹을 행해도 좋고, 열경화 후의 밀봉체(15)에 레이저 마킹을 행해도 좋고, 반도체 패키지
(16)에 레이저 마킹을 행해도 좋다.
[반도체 패키지의 제조 방법][0109]
예컨대, 이하의 공정을 행함으로써도 반도체 패키지를 얻을 수 있다. 이하의 공정은, Fan-out(팬아웃)형 웨이퍼[0110]
레벨 패키지(WLP)의 제조에 적합하다.
(임시 고정 공정)[0111]
우선, 임시 고정재(41)에 복수의 반도체칩(13)을 고정한다(도 8 참조). 이 때, 필요에 따라, 반도체칩(13)의 회[0112]
로 형성면이 임시 고정재(41)와 대향하도록 배치 고정한다. 반도체칩(13)의 고정에는, 플립칩 본더나 다이 본더
등의 공지된 장치를 이용할 수 있다.
임시 고정재(41)는, 통상, 지지체(42)와, 지지체(42) 상에 적층된 점착제층(43)을 갖는다.[0113]
점착제층(43)으로는 특별히 한정되지 않지만, 용이하게 박리할 수 있다는 이유에서, 통상은, 열박리성[0114]
점착제층, 방사선 경화형 점착제층 등을 사용한다. 지지체(42)의 재료로는 특별히 한정되지 않는다. 예컨대,
SUS 등의 금속 재료, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르술폰 등의 플라스틱 재
료 등이다.
(밀봉 공정)[0115]
밀봉 공정에서는, 반도체칩(13)을 수지 시트(11)로 밀봉한다(도 9 참조). 이에 따라, 수지 시트(11) 및 수지 시[0116]
트(11)에 매립된 반도체칩(13)을 구비하는 밀봉체(51)를 얻는다. 반도체칩(13)을 수지 시트(11)로 밀봉하는 방
법으로는, 예컨대, 임시 고정재(41) 상에 배치된 반도체칩(13) 상에 수지 시트(11)를 적층한 후, 임시 고정재
(41), 임시 고정재(41) 상에 배치된 반도체칩(13) 및 반도체칩(13) 상에 배치된 수지 시트(11)를 구비하는 적층
체를 평행 평판 방식으로 열 프레스함으로써, 수지 시트(11)에 반도체칩(13)을 매립하는 방법 등을 들 수 있다.
수지 시트(11)에 반도체칩(13)을 매립할 때의 열 프레스 조건은, 전술한 제법에서 설명한 내용을 채용할 수 있[0117]
다.
(열경화 공정)[0118]
밀봉체(51)를 열경화한다(밀봉체(51)의 수지 시트(11)를 열경화한다).[0119]
열경화 처리의 조건은, 전술한 제법에서 설명한 내용을 채용할 수 있다.[0120]
(박리 공정)[0121]
계속해서, 밀봉체(51)로부터 임시 고정재(41)를 박리한다(도 10 참조). 박리 방법은 특별히 한정되지 않지만,[0122]
점착제층(43)의 점착력을 저하시킨 후에 박리하는 것이 바람직하다. 예컨대, 점착제층(43)이 열박리성 점착제층
공개특허 10-2016-0060073
- 11 -
인 경우, 점착제층(43)을 가열하여, 점착제층(43)의 점착력을 저하시킨 후에 박리한다.
(연삭 공정)[0123]
계속해서, 필요에 따라, 밀봉체(51)의 수지 시트(11)를 연삭한다(도 11 참조). 연삭 방법으로는, 예컨대, 고속[0124]
회전하는 지석을 이용하는 그라인딩법 등을 들 수 있다.
(배선층 형성 공정)[0125]
계속해서, 세미애디티브법 등을 이용하여, 밀봉체(51)에 재배선(52)을 형성한다(도 12 참조). 도 12에서는, 재[0126]
배선(52)과 반도체칩(13)이 접속되어 있는 예를 나타내고 있다.
그 후, 밀봉체(51)의 재배선(52)을 형성한 면에, 폴리이미드나 폴리벤조옥사졸(PBO) 등의 절연층을 형성한다.[0127]
절연층은, 예컨대, 드라이 필름 레지스트 등의 필름을 라미네이트함으로써 형성할 수 있다.
계속해서, 재배선(52) 상에 범프(53)를 형성하는 범핑 가공을 행한다. 범핑 가공은, 땜납 볼이나 땜납 도금 등[0128]
공지된 방법으로 행할 수 있다.
(다이싱 공정)[0129]
반도체칩(13), 수지 시트(11) 및 재배선(52) 등을 구비하는 밀봉체(51)의 다이싱을 행해도 좋다(도 13 참조).[0130]
이상에 의해, 칩 영역의 외측으로 배선을 인출한 반도체 패키지(61)를 얻을 수 있다. 또, 다이싱하지 않고 밀봉
체(51)를 그대로 반도체 패키지로서 사용해도 좋다.
(기판 실장 공정)[0131]
필요에 따라, 반도체 패키지(61)를 기판에 실장한다.[0132]
(레이저 마킹 공정)[0133]
레이저 마킹은, 밀봉체(51) 또는 반도체 패키지(61)에 임의의 타이밍에 행할 수 있다. 예컨대, 열경화 전의 밀[0134]
봉체(51)에 레이저 마킹을 행해도 좋고, 열경화 후의 밀봉체(51)에 레이저 마킹을 행해도 좋고, 반도체 패키지
(61)에 레이저 마킹을 행해도 좋다.
이상과 같이, 예컨대, 수지 시트(11) 및 수지 시트(11)에 매립된 1 또는 복수의 반도체칩(13)을 구비하는 밀봉[0135]
체(15, 51)를 형성하는 공정(A)과, 밀봉체(15, 51)의 수지 시트(11)를 열경화하는 공정(B)을 포함하는 방법에
의해, 반도체 패키지(16, 61)를 제조할 수 있다.
공정 (A)에 있어서, 반도체 웨이퍼(12)에 플립칩 접속된 반도체칩(13)을 수지 시트(11)에 매립함으로써 밀봉체[0136]
(15)를 형성해도 좋다. 이 때, 공정 (A)에 있어서, 반도체 웨이퍼(12)에 플립칩 접속된 복수의 반도체칩(13)을
수지 시트(11)에 매립하여 밀봉체(15)를 형성할 수 있다. 그리고, 상기 방법은, 공정 (B) 후, 밀봉체(15)를 목
적의 반도체칩 단위로 다이싱하는 공정(C)을 더 포함해도 좋다.
공정 (A)에 있어서, 임시 고정재(41)에 고정된 반도체칩(13)을 수지 시트(11)에 매립함으로써 밀봉체(51)를 형[0137]
성해도 좋다.
실시예[0138]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 다만, 이 실시예에 기재되어 있는 재료나 배[0139]
합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들로만 한정하려는 취지는 아니다.
실시예에서 사용한 성분에 대하여 설명한다.[0140]
에폭시 수지 A: 신닛테츠 화학(주) 제조의 YSLV-80XY(비스페놀 F형 에폭시 수지, 에폭시 당량 200 g/eq. 연화점[0141]
80℃)
에폭시 수지 B: 닛폰 카야쿠사 제조의 EPPN501-HY(에폭시 당량 169 g/eq. 연화점 60℃) [0142]
페놀 수지 A: 메이와 카세이사 제조의 MEH-7851-SS(비페닐아랄킬 골격을 갖는 페놀 노볼락 수지, 수산기 당량[0143]
203 g/eq. 연화점 67℃)
페놀 수지 B: 메이와 카세이사 제조의 MEH-7500-3S(페놀 노볼락 수지, 수산기 당량 103 g/eq. 연화점 83℃)[0144]
경화 촉진제 A: 시코쿠 카세이 공업사 제조의 2PHZ-PW(2-페닐-4,5-디히드록시메틸이미다졸)[0145]
공개특허 10-2016-0060073
- 12 -
경화 촉진제 B: 홋코 화학 공업사 제조의 TPP-K(테트라페닐포스포늄테트라페닐보레이트)[0146]
경화 촉진제 C: 시코쿠 카세이 공업사 제조의 2E4MZ-A(2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-[0147]
s-트리아진)
엘라스토머 A: 카네카사 제조의 SIBSTAR 072T(스티렌-이소부틸렌-스티렌 트리블록 공중합체) [0148]
엘라스토머 B: 하기 합성예 1에 의해 얻어진 아크릴 공중합체(부틸아크릴레이트:아크릴로니트릴:글리시딜메타크[0149]
릴레이트 = 85:8:7 중량%로 이루어지는 공중합체, 중량 평균 분자량 80만)
무기 충전재 A: 덴키 카가쿠 고교사 제조의 FB-9454(구형 용융 실리카 분말, 평균 입자경 20 ㎛)[0150]
무기 충전재 B: 애드마테크스사 제조의 SO-25R(구형 용융 실리카 분말, 평균 입자경 0.5 ㎛)[0151]
실란 커플링제: 신에츠 화학사 제조의 KBM-403(3-글리시독시프로필트리메톡시실란)[0152]
카본 블랙: 미츠비시 화학사 제조의 #20[0153]
[합성예 1][0154]
부틸아크릴레이트, 아크릴로니트릴, 글리시딜메타크릴레이트를 85:8:7의 주입 중량 비율로, 2,2'-아조비스이소[0155]
부티로니트릴을 중합 개시제에 이용하고, 메틸에틸케톤 중에서 질소 기류 하, 70℃에서 5시간과 80℃에서 1시간
의 라디칼 중합을 행함으로써, 상기 아크릴 공중합체를 얻었다.
[실시예 및 비교예][0156]
표 1에 기재된 배합비에 따라, 각 성분을 믹서로 블렌드하고, 2축 혼련기에 의해 120℃에서 2분간 용융 혼련하[0157]
고, 계속해서 T 다이로부터 압출함으로써, 두께 500 ㎛의 수지 시트를 제작했다.
[평가][0158]
얻어진 수지 시트를 이용하여 하기의 평가를 행했다. 결과를 표 1에 나타낸다.[0159]
(활성화 에너지)[0160]
활성화 에너지는, Friedman(프리드만)법을 이용하여, 이하의 순서로 산출했다.[0161]
우선, 수지 시트를 10 mg 칭량했다. 10 mg의 수지 시트에 대하여, 장치명: Q2000(TA 인스트루먼트사 제조)을 이[0162]
용하여, 승온 속도 1 degC/min, 2 degC/min, 5 degC/min 및 10 degC/min으로 DSC 측정하고, DSC 곡선을
얻었다.
얻어진 DSC 곡선에 있어서, 발열 피크에서의 적분치가 피크 전체에 있어서 20%에 도달하는 온도를 T1, 60%에 도[0163]
달하는 온도를 T2로 하고, T1로부터 T2까지 승온하는 데에 걸린 시간을 dt로 하여, ln(dα/dt)를 산출했다(dα
=0.6-0.2=0.4).
얻어진 ln(dα/dt)를 각 측정 조건에서의 1/T2 축으로 플롯하고, 각 플롯으로부터 최소 제곱법을 이용하여 그래[0164]
프(직선)의 기울기를 산출했다. 그래프의 기울기가 Ea/R이 되기 때문에, 이것을 이용하여 Ea를 산출했다(하기
식 참조).
[0165]
(저장 탄성률(E')의 측정)[0166]
수지 시트를 150℃에서 1시간 열경화 처리하고 나서, 고체 점탄성 측정 장치(레오메트릭 사이언틱사 제조:[0167]
형식: RSA-III)를 이용하여 저장 탄성률을 측정했다. 즉, 샘플 사이즈를 길이 40 mm×폭 10 mm×두께 200 ㎛로
하고, 측정 시료를 필름 인장 측정용 지그에 세트하여 -50∼300℃의 온도역에서의 인장 저장 탄성률 및 손실 탄
성률을, 주파수 1 Hz, 승온 속도 10℃/min의 조건 하에서 측정하고, 25℃에서의 저장 탄성률(E')을 판독함으로
써 얻었다.
공개특허 10-2016-0060073
- 13 -
(열팽창률(α)의 측정)[0168]
수지 시트를 150℃에서 1시간 열경화 처리한 후, 열경화물로부터, 길이 15 mm×폭 5 mm×두께 200 ㎛의 측정 시[0169]
료를 잘라냈다. 측정 시료를 열기계 측정 장치(TA 인스트루먼트사 제조: 형식 Q-400EM)의 필름 인장 측정용 지
그에 세트한 후, -50∼300℃의 온도역에서, 인장 하중 2 g, 승온 속도 10℃/min의 조건 하에 두고, 50℃∼70℃
에서의 팽창률로부터 열팽창계수(α)를 산출했다.
(유리 전이 온도의 측정)[0170]
수지 시트를 150℃에서 1시간의 가열 처리에 의해 열경화시키고, 그 후 두께 200 ㎛, 길이 40 mm(측정 길이),[0171]
폭 10 mm의 직사각형으로 커터 나이프로 잘라내고, 고체 점탄성 측정 장치(RSAIII, 레오메트릭 사이언티픽(주)
제조)를 이용하여, -50∼300℃에서의 저장 탄성률 및 손실 탄성률을 측정했다. 측정 조건은, 주파수 1 Hz, 승온
속도 10℃/min으로 했다. 또한, tanδ(G''(손실 탄성률)/G'(저장 탄성률))의 값을 산출함으로써 유리 전이 온도
를 얻었다.
(큐어 평가)[0172]
110℃에서 5시간 가열 처리한 후의 수지 시트와 가열 처리 전의 수지 시트에 대하여, 장치명: Q2000(TA 인스트[0173]
루먼트사 제조)을 이용하여 DSC 측정하고, 발열량을 구했다(승온 속도 10℃/min). 가열 처리 후의 수지 시트에
있어서 발열 피크가 관측되지 않는 경우, 또는 가열 처리 후의 수지 시트의 발열량이 가열 처리 전의 수지 시트
의 발열량의 10% 이하인 경우를 ○로 판정했다. 가열 처리 후의 수지 시트의 발열량이 가열 처리 전의 수지 시
트의 발열량의 10%보다 큰 경우를 ×로 판정했다.
(휨 평가)[0174]
캐리어(300 mm×400 mm×두께 1.4 mm의 유리판(템팍스 유리)에 임시 고정 점착 시트(닛토덴코사 제조의[0175]
No.3195V)를 적층하고, 또한 임시 고정 점착 시트 상에 6 mm×6 mm×두께 200 ㎛의 반도체 소자를 9 mm 간격이
되도록 배열한 것)에 수지 시트를 적층하고, 150℃에서 1시간 가열했다. 캐리어로부터 수지 시트를 박리한 후,
수지 시트의 휨량을 측정하여, 1 mm 이하인 경우를 ○로 판정하고, 1 mm보다 큰 것을 ×로 판정했다.
(충전성)[0176]
캐리어(300 mm×400 mm×두께 1.4 mm의 유리판(템팍스 유리)에 임시 고정 점착 시트(닛토덴코사 제조의[0177]
No.3195V)를 적층하고, 또한 임시 고정 점착 시트 상에 6 mm×6 mm×두께 200 ㎛의 반도체 소자를 9 mm 간격이
되도록 배열한 것)에 수지 시트를 적층하고, 150℃에서 1시간 가열했다. 캐리어로부터 수지 시트를 박리한 후,
수지 시트의 칩 주변부(반도체 소자 주변부)를 관찰했다. 칩 주변부에 보이드가 없는 경우를 ○로 판정하고, 보
이드가 있는 경우를 ×로 판정했다.
(열 사이클 시험)[0178]
캐리어(300 mm×400 mm×두께 1.4 mm의 유리판(템팍스 유리)에 임시 고정 점착 시트(닛토덴코사 제조의[0179]
No.3195V)를 적층하고, 또한 임시 고정 점착 시트 상에 6 mm×6 mm×두께 200 ㎛의 반도체 소자를 9 mm 간격이
되도록 배열한 것)에 수지 시트를 적층하고, 150℃에서 1시간 가열했다. 그 후, 적층체(성형물)를 개편화하여,
반도체 패키지를 얻었다. 얻어진 반도체 패키지에 대하여, 열 사이클 시험(온도 -50℃∼125℃, 1 사이클 1시
간)을 실시했다. 열 사이클 시험 후에 반도체 패키지를 관찰하여, 2000 사이클 이상에서 수지의 균열 및 박리가
생기지 않은 것을 ◎로 판정하고, 1000 사이클 이상에서 수지의 균열 및 박리가 생기지 않은 것을 ○로 판정하
고, 수지의 균열 또는 박리가 생긴 것을 ×로 판정했다.
공개특허 10-2016-0060073
- 14 -
표 1
[0180]
상기 식 (1) 및 상기 식 (2)를 만족하는 수지 시트를 이용한 실시예에서는, 수지 시트의 휨 변형을 저감할 수[0181]
있었다. 또한, 실시예에서는, 비교적 저온의 가열 처리(110℃에서 5시간 가열 처리)로 열경화 반응이 진행되었
다. 또한, 실시예에서는, 150℃에서 1시간의 가열에 의해, 수지 시트가 캐리어의 요철에 추종하고, 칩 주변부에
보이드가 보이지 않았다. 또한, 실시예에서는, 열 사이클 시험에 있어서 균열이나 박리가 생기지 않았다.
한편, 상기 식 (1) 및 상기 식 (2)의 어느 것을 만족하지 않는 비교예에서는, 어느 성능이 뒤떨어졌다. 예컨대,[0182]
비교예 3은 열경화 반응의 진행이 빠르고, 수지 시트에 의해 칩 주변부를 충전할 수 없었다.
부호의 설명
11: 수지 시트, 12: 반도체 웨이퍼, 12a: 전극, 12b: 비아, 13: 반도체칩, 13a: 범프, 14: 언더필재, 15: 밀봉[0183]
체, 16: 반도체 패키지, 21: 배선, 22: 재배선층, 23: 범프, 41: 임시 고정재, 42: 지지체, 43: 점착제층, 51:
밀봉체, 52: 재배선, 53: 범프, 61: 반도체 패키지
공개특허 10-2016-0060073
- 15 -
도면
도면1
도면2
도면3
도면4
공개특허 10-2016-0060073
- 16 -
도면5
도면6
도면7
도면8
공개특허 10-2016-0060073
- 17 -
도면9
도면10
도면11
도면12
공개특허 10-2016-0060073
- 18 -
도면13
공개특허 10-2016-0060073
- 19 -